JPS6176969A - マイクロプロセツサ応用機器のテスト装置 - Google Patents
マイクロプロセツサ応用機器のテスト装置Info
- Publication number
- JPS6176969A JPS6176969A JP59197982A JP19798284A JPS6176969A JP S6176969 A JPS6176969 A JP S6176969A JP 59197982 A JP59197982 A JP 59197982A JP 19798284 A JP19798284 A JP 19798284A JP S6176969 A JPS6176969 A JP S6176969A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- test
- pods
- circuit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マイクロプロセッサ応用機器のテスト装置に
関し、更に詳しくは、複数のマイクロプロセッサが実装
された被テスト機器のテストに有効なテスト装置に関す
る。
関し、更に詳しくは、複数のマイクロプロセッサが実装
された被テスト機器のテストに有効なテスト装置に関す
る。
（従来の技術）
マイクロプロセッサは、産業用から民生用に至るまで、
各種の機器で広く用いられている。
各種の機器で広く用いられている。
このようなマイクロプロセッサが実装されたマイクロプ
ロセッサ応用機器のテストにあたっては、インサーキッ
トエミュレーション（ｉｎ −ｃｉｒｃｕｉｔｅｍｕ＋
ａｔｔｏｎ ＞による論理テスト装置が用いられつつあ
る。
ロセッサ応用機器のテストにあたっては、インサーキッ
トエミュレーション（ｉｎ −ｃｉｒｃｕｉｔｅｍｕ＋
ａｔｔｏｎ ＞による論理テスト装置が用いられつつあ
る。
第３図は従来のこのようなテスト装置Ｔの一例を示す構
成図である。第３図において、１はマイクロプロセッサ
が実装された被テスト回路である。
成図である。第３図において、１はマイクロプロセッサ
が実装された被テスト回路である。
テストにあたってはマイクロプロセッサのソケット２に
エミュレーション用ポッド３が接続され、テストルーチ
ンを実行することによりテストパターンが印加される。
エミュレーション用ポッド３が接続され、テストルーチ
ンを実行することによりテストパターンが印加される。
４は被テスト回路１のテストポイントからテストデータ
列を取り込むためのロジックプローブである。５はエミ
ュレーション用ポッド３を制御するエミュレーション制
御回路、６はロジックプローブ４を介して取込まれるテ
ストデータ列を符号化するデータ取込回路である。
列を取り込むためのロジックプローブである。５はエミ
ュレーション用ポッド３を制御するエミュレーション制
御回路、６はロジックプローブ４を介して取込まれるテ
ストデータ列を符号化するデータ取込回路である。
７は演算１ＩＩＩ御回路であり、データ取込回路６によ
り取込まれたデータを予め記憶されている良品データと
比較して良否判定を行い、予めプログラムされているテ
ストシーケンスに従って自動的に次のテストに進むよう
に制御する。８は表示器、９はキーボードであり、これ
らは演算ＩＩＩ ＊ＩＪ回路７により制御される。１０
は外部装置との間で相互通信を行うための通信インター
フェイスである。
り取込まれたデータを予め記憶されている良品データと
比較して良否判定を行い、予めプログラムされているテ
ストシーケンスに従って自動的に次のテストに進むよう
に制御する。８は表示器、９はキーボードであり、これ
らは演算ＩＩＩ ＊ＩＪ回路７により制御される。１０
は外部装置との間で相互通信を行うための通信インター
フェイスである。
（発明が解決しようとする問題点）
ところで、マイクロプロセッサ応用機器では、同一の曙
器内で？！！数のマイクロプロセッサを用い、処理の分
散化を図って機器の性能を向上させることも行われてい
る。
器内で？！！数のマイクロプロセッサを用い、処理の分
散化を図って機器の性能を向上させることも行われてい
る。
しかし、このように複数のマイクロプロセッサを用いた
被テスト機器を第３図に示すようなテスト装置を用いて
テストするのにあたっては、例えば、第４図に示すよう
に被テスト回路１上に２個のマイクロプロセッサソケッ
ト２ａ、２ｂが設けられでいる場合には、第３図と同一
構成の２台のテスト装置Ｔａ 、Ｔｂを用いると共に２
個のマイクロプロセッサ相互間の関連性を制御するため
に各テスト４ＮｆｉＴａ 、Ｔｂの通信インターフェイ
ス１０ａ、１０ｂを介して接続される制御！Ｉ］装置も
必要となり、システム構成が複雑になって大きくなり、
操作性が低下し、コストも高くなるという欠点がある。
被テスト機器を第３図に示すようなテスト装置を用いて
テストするのにあたっては、例えば、第４図に示すよう
に被テスト回路１上に２個のマイクロプロセッサソケッ
ト２ａ、２ｂが設けられでいる場合には、第３図と同一
構成の２台のテスト装置Ｔａ 、Ｔｂを用いると共に２
個のマイクロプロセッサ相互間の関連性を制御するため
に各テスト４ＮｆｉＴａ 、Ｔｂの通信インターフェイ
ス１０ａ、１０ｂを介して接続される制御！Ｉ］装置も
必要となり、システム構成が複雑になって大きくなり、
操作性が低下し、コストも高くなるという欠点がある。
本発明は、このような点に鑑みてなされたもので、その
目的は、比較的簡単な構成で小型化、低コスト化が図れ
、操作性も浸れた、複数のマイクロプロセッサを用いた
マイクロプロセッサ応用機器のテストに有効なテスト装
置を提供することにある。
目的は、比較的簡単な構成で小型化、低コスト化が図れ
、操作性も浸れた、複数のマイクロプロセッサを用いた
マイクロプロセッサ応用機器のテストに有効なテスト装
置を提供することにある。
（問題点を解決するための手段）
館記した問題点を解決する本発明は、被テスト機器のマ
イクロプロセッサのソケットにエミュレーション用ポッ
ドを接続して所定のテストを実行するように構成された
マイクロプロセッサ応用機器のテスト装置において、バ
スを介して共通に接続された複数のエミュレーション用
ポッドを設け、該エミュレーション用ポッドを被テスト
機器に実装されている複数のマイクロプロセッサのソケ
ットに接続して所定のテストを実行することを特徴とす
るものである。
イクロプロセッサのソケットにエミュレーション用ポッ
ドを接続して所定のテストを実行するように構成された
マイクロプロセッサ応用機器のテスト装置において、バ
スを介して共通に接続された複数のエミュレーション用
ポッドを設け、該エミュレーション用ポッドを被テスト
機器に実装されている複数のマイクロプロセッサのソケ
ットに接続して所定のテストを実行することを特徴とす
るものである。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する
第１図は本発明の一実施例を示す構成図であり、第３図
及び第４図と同一部分には同一符号を付して示し、その
説明は省略する。第１図において、１２ａ、１２ｂはエ
ミュレーション用ポッドであり、エミュレーション制御
用のバス１３を介して共通に接続されている。第２図は
これらエミュレーション用ポッド１２とバス１３との接
続関係の一例を示す構成図である。バス１３は、エミュ
レーション用ポッド１２ａ、１２ｂを選択するためのア
ドレスバスＡＳ、選択されたエミュレーション用ポッド
との間でデータを送受するためのデータバスＤＢ、デー
タの送受を制御するための送受制御信ＩＩＢｃ Ｌ １
、エミュレーション用ポッド１２から演算制御回路７
に対してデータの送信を要求するための送信要求信号線
ＯＬ２．データ取込回路６にサンプルクロック信号を加
えるためのサンプルクロック信号線ＳＣＬ等で構成され
ている。
及び第４図と同一部分には同一符号を付して示し、その
説明は省略する。第１図において、１２ａ、１２ｂはエ
ミュレーション用ポッドであり、エミュレーション制御
用のバス１３を介して共通に接続されている。第２図は
これらエミュレーション用ポッド１２とバス１３との接
続関係の一例を示す構成図である。バス１３は、エミュ
レーション用ポッド１２ａ、１２ｂを選択するためのア
ドレスバスＡＳ、選択されたエミュレーション用ポッド
との間でデータを送受するためのデータバスＤＢ、デー
タの送受を制御するための送受制御信ＩＩＢｃ Ｌ １
、エミュレーション用ポッド１２から演算制御回路７
に対してデータの送信を要求するための送信要求信号線
ＯＬ２．データ取込回路６にサンプルクロック信号を加
えるためのサンプルクロック信号線ＳＣＬ等で構成され
ている。
各エミュレーション用ポッド１２は、アドレスバスＡＢ
を介して加えられるアドレスをデコードするアドレスデ
コーダ１２１．データバスＤＢとの間でデータを送受す
るための送受回路１２２．送受制御信号線ＣＬ１から加
えられる送受制御信号を取り込むためのバッファ１２３
．他のエミュレーション用ポッドとの間で短絡を生じる
ことなくデータ送信要求信号を出力するためのオープン
コレクタ回路１２４．演算制御回路７からの命令に従っ
てサンプルクロック信号を選択的に出力するトライステ
ート出力回路１２５等で構成されている。
を介して加えられるアドレスをデコードするアドレスデ
コーダ１２１．データバスＤＢとの間でデータを送受す
るための送受回路１２２．送受制御信号線ＣＬ１から加
えられる送受制御信号を取り込むためのバッファ１２３
．他のエミュレーション用ポッドとの間で短絡を生じる
ことなくデータ送信要求信号を出力するためのオープン
コレクタ回路１２４．演算制御回路７からの命令に従っ
てサンプルクロック信号を選択的に出力するトライステ
ート出力回路１２５等で構成されている。
このように構成されたテスト装置は、基本的には第３図
の装置と同様に動作する。即ち、演算制御回路７は、予
めプログラムされているテストシーケンスに従って、表
示器８に被テスト回路１のテストポイントを表示する。
の装置と同様に動作する。即ち、演算制御回路７は、予
めプログラムされているテストシーケンスに従って、表
示器８に被テスト回路１のテストポイントを表示する。
作業者は該表示器８の表示に従ってロジックプローブ４
を所定のテストポイントに接触させる。演算制御回路７
は、バス１３を介してエミュレーション用ポッド１２に
対して所定のテストルーチンを実行するようにコマンド
を出力する。エミュレーション用ポッド１２は、演算制
御回路７から加えられるコマンドに応じて被テスト回路
１に対してテストルーチンを実行し、マイクロプロセッ
サのソケット２から直接結果が得られるものについては
、その結果をバス１３を介して演算ｉ＋ｌＩ Ｉ１１回
路７に出力し、マイクロプロセッサのソケット２から直
接結果が得られないものについては、データ取込回路６
がロジックプローブ４を介してデータを取り込み、符号
化する。演算制御回路７は、このようにして得られたテ
スト結果を予め記憶されている良品データと比較し、良
否の判定を行う。そして、良否の判定結果に基づいて予
めプログラムされているテストシーケンスに従って次の
テストポイントに進む。
を所定のテストポイントに接触させる。演算制御回路７
は、バス１３を介してエミュレーション用ポッド１２に
対して所定のテストルーチンを実行するようにコマンド
を出力する。エミュレーション用ポッド１２は、演算制
御回路７から加えられるコマンドに応じて被テスト回路
１に対してテストルーチンを実行し、マイクロプロセッ
サのソケット２から直接結果が得られるものについては
、その結果をバス１３を介して演算ｉ＋ｌＩ Ｉ１１回
路７に出力し、マイクロプロセッサのソケット２から直
接結果が得られないものについては、データ取込回路６
がロジックプローブ４を介してデータを取り込み、符号
化する。演算制御回路７は、このようにして得られたテ
スト結果を予め記憶されている良品データと比較し、良
否の判定を行う。そして、良否の判定結果に基づいて予
めプログラムされているテストシーケンスに従って次の
テストポイントに進む。
第１図に示すように２個のマイクロプロセッサが実装さ
れている被テスト回路１のテストを行うのにあたっては
、各マイクロプロセッサのソケット２ａ 、２ｂにそれ
ぞれエミュレーション用ポッド１２ａ、１２ｂを接続す
る。そして、演算制御回路７からバス１３を介して加え
られるアドレス信号に従って目的のエミュレーション用
ポッドが選択され、所定のコマンドが実行される。コマ
ンドの実行が終了すると、エミュレーション用ポッドは
演算制御回路７に対してデータ送信要求信号を出力する
。演算制御回路７はデータ送信要求信号が加えられると
コマンドが終了したものと判断して、バス１３を介して
加えられるデータを読み込む。又、演算制御回路７から
はエミュレーション用ポッド１２のトライステート出力
回路１２５を選択的に駆動する制御信号が出力され、所
定のエミュレーション用ポッド１２からデータ取込回路
用のサンプルクロック信号が選択的に取り込まれる。
れている被テスト回路１のテストを行うのにあたっては
、各マイクロプロセッサのソケット２ａ 、２ｂにそれ
ぞれエミュレーション用ポッド１２ａ、１２ｂを接続す
る。そして、演算制御回路７からバス１３を介して加え
られるアドレス信号に従って目的のエミュレーション用
ポッドが選択され、所定のコマンドが実行される。コマ
ンドの実行が終了すると、エミュレーション用ポッドは
演算制御回路７に対してデータ送信要求信号を出力する
。演算制御回路７はデータ送信要求信号が加えられると
コマンドが終了したものと判断して、バス１３を介して
加えられるデータを読み込む。又、演算制御回路７から
はエミュレーション用ポッド１２のトライステート出力
回路１２５を選択的に駆動する制御信号が出力され、所
定のエミュレーション用ポッド１２からデータ取込回路
用のサンプルクロック信号が選択的に取り込まれる。
このように構成することにより、従来のように被テスト
回路１で用いられる複数のマイクロプロセッサ毎にそれ
ぞれテスト装置を用いることなく１台のテスト８１で所
定のテストを行うことができ、小型化、低コスト化が図
れ、操作性の向上も図れる。
回路１で用いられる複数のマイクロプロセッサ毎にそれ
ぞれテスト装置を用いることなく１台のテスト８１で所
定のテストを行うことができ、小型化、低コスト化が図
れ、操作性の向上も図れる。
尚、上記実施例では、バスとしてデータバスとアドレス
バスとが分離されたものを用いてパラレル伝送する例を
示したが、公知のシリアルデータリンクのようにシリア
ル伝送で一定のプロトコルを使用することによりエミュ
レーション用ポッドを選択することもできる。
バスとが分離されたものを用いてパラレル伝送する例を
示したが、公知のシリアルデータリンクのようにシリア
ル伝送で一定のプロトコルを使用することによりエミュ
レーション用ポッドを選択することもできる。
又、上記実施例では、２個のマイクロプロセッサが実装
されたマイクロプロセッサ応用機器をテストするテスト
装置として２個のエミュレーション用ポットを有するテ
スト装置の例を説明したが、これに限るものではなく、
エミュレーション用ポッドを３個以上設けてもよい。
されたマイクロプロセッサ応用機器をテストするテスト
装置として２個のエミュレーション用ポットを有するテ
スト装置の例を説明したが、これに限るものではなく、
エミュレーション用ポッドを３個以上設けてもよい。
又、複数のエミュレーション用ポッドを有するテスト装
置を用いてエミュレーション用ポッドよりも少ないマイ
クロプロセッサが実装された装置のテストを行うことも
できる。
置を用いてエミュレーション用ポッドよりも少ないマイ
クロプロセッサが実装された装置のテストを行うことも
できる。
（発明の効果）
以上説明したように、本発明によれば、簡単な構成で、
小型化、低コスト化が図れ、操作性も優れた、複数のマ
イクロプロセッサを用いたマイクロプロセッサ応用様器
のテストに有効なテスト装置が実現できる。
小型化、低コスト化が図れ、操作性も優れた、複数のマ
イクロプロセッサを用いたマイクロプロセッサ応用様器
のテストに有効なテスト装置が実現できる。
第１図は本発明の一実施例を示す構成図、第２図はエミ
ュレーション用ポッドとバスとの接続関係の一例を示す
構成図、第３図は従来のテスト装置の一例を示す構成図
、第４図は第３図の装置を用いて２個のマイクロプロセ
ッサが実装された被テスト回路のテストを行う場合の構
成図である。 １・・・被テスト回路 ２・・・マイクロプロセッサソケット ７・・・演算制御回路 １２・・・エミュレーション用ポッド １３・・・バス
ュレーション用ポッドとバスとの接続関係の一例を示す
構成図、第３図は従来のテスト装置の一例を示す構成図
、第４図は第３図の装置を用いて２個のマイクロプロセ
ッサが実装された被テスト回路のテストを行う場合の構
成図である。 １・・・被テスト回路 ２・・・マイクロプロセッサソケット ７・・・演算制御回路 １２・・・エミュレーション用ポッド １３・・・バス
Claims (1)
- 被テスト機器のマイクロプロセッサのソケットにエミュ
レーション用ポッドを接続して所定のテストを実行する
ように構成されたマイクロプロセッサ応用機器のテスト
装置において、バスを介して共通に接続された複数のエ
ミュレーション用ポッドを設け、該エミュレーション用
ポッドを被テスト機器に実装されている複数のマイクロ
プロセッサのソケットに接続して所定のテストを実行す
ることを特徴とするマイクロプロセッサ応用機器のテス
ト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197982A JPS6176969A (ja) | 1984-09-21 | 1984-09-21 | マイクロプロセツサ応用機器のテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197982A JPS6176969A (ja) | 1984-09-21 | 1984-09-21 | マイクロプロセツサ応用機器のテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6176969A true JPS6176969A (ja) | 1986-04-19 |
Family
ID=16383543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197982A Pending JPS6176969A (ja) | 1984-09-21 | 1984-09-21 | マイクロプロセツサ応用機器のテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6176969A (ja) |
-
1984
- 1984-09-21 JP JP59197982A patent/JPS6176969A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6865504B2 (en) | Apparatus and method for a reconfigurable pod interface for use with an emulator unit | |
| CN107704346B (zh) | Soc芯片调试方法及调试系统 | |
| US7353426B2 (en) | Switcher for debugging and debugging method | |
| JPS6176969A (ja) | マイクロプロセツサ応用機器のテスト装置 | |
| US6272454B1 (en) | Debugging and cosimulation method for wide band switch firmware | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| JPS603747A (ja) | プログラム選択制御方式 | |
| KR19980077116A (ko) | 멀티 보드의 테스트 방법 | |
| CN111352878B (zh) | 数字信号处理系统及方法 | |
| CN217880297U (zh) | 一种用于硬件触发的端口转发及端口监控装置 | |
| JP3856991B2 (ja) | ネットワーク装置の検査システム | |
| CN113608935B (zh) | 一种测试网卡的方法、系统、设备及介质 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPS6180069A (ja) | プログラムｒｏｍエミユレ−タ | |
| KR100234699B1 (ko) | 설계 및 검증장치 | |
| JPH0832649A (ja) | 通信試験装置 | |
| JPH06282519A (ja) | 構成変更方式 | |
| JPH1083320A (ja) | マイクロプロセッサ内蔵装置 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JPH0319055A (ja) | データ転送装置 | |
| JPS60171543A (ja) | マイクロプロセツサ故障解折装置 | |
| JPH0365674A (ja) | 半導体試験方法 | |
| JPH0358112A (ja) | データ処理装置 | |
| KR19990079443A (ko) | 프로세서간 통신 데이타 버스의 시뮬레이션 장치 | |
| JPS58151152A (ja) | 疑似モデム装置 |