JPS6175622A - 周波数シンセサイザ装置 - Google Patents

周波数シンセサイザ装置

Info

Publication number
JPS6175622A
JPS6175622A JP59198022A JP19802284A JPS6175622A JP S6175622 A JPS6175622 A JP S6175622A JP 59198022 A JP59198022 A JP 59198022A JP 19802284 A JP19802284 A JP 19802284A JP S6175622 A JPS6175622 A JP S6175622A
Authority
JP
Japan
Prior art keywords
frequency
signal
outputs
digital
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59198022A
Other languages
English (en)
Inventor
Tomoyoshi Ishikawa
石川 智好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59198022A priority Critical patent/JPS6175622A/ja
Publication of JPS6175622A publication Critical patent/JPS6175622A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数シンセサイザ装置に関し、特に電圧制御
発振器の出力をミキサで低い周波数に変換して基準周波
数信号に位相同期する方式の周波数シンセサイザ装置に
関する。
〔従来の技術〕
電圧制御発振器の出力をミキサで低い周波数に変換して
基準周波数信号に位相同期する方式の周波数シンセサイ
ザ装置で、ミキサとしてディジタルミキサを用いたもの
が知られている(例えば、昭和53年度電子通信学会通
信部門全国大会講演論文集、一般講演(昭53−10 
) I)、396)。
その−例を図面を参照して説明する。
この例は、第2図に示すように制御電圧信号106を入
力しそれに対応する周波数Fの発振信号100を外部に
出力する電圧制御発振器1と、周波数Fを設定するディ
ジタル信号119を出力する周波数設定信号発生器12
と、周波数fの基準周波数信号101を発生する基準信
号発生器13と、発振信号100と基準周波数信号10
1とをそれぞれ分岐して入力し周波数fのに次の逓倍周
波数Kfと周波数Fとの差の周波数IP−Kflの差周
波数信号102を出力するディジタルミキサ4と、基準
周波数信号101を入力し固定の逓降次数Mで周波数f
を逓降し逓降周波数信号103を出力する分周器15と
、差周波数信号102とディジタル信号119とを入力
しディジタル信号119に対応する可変逓降次数Nで周
波数IF−Kflを逓降し逓降周波数信号104を出力
する分周器6と、逓降周波数信号103と逓降周波数信
号104とを入力しこれ等の位相差を検出して位相差信
号105を出力する位相比較器7と、位相差信号105
を入力しその低周波成分のみを通過させ制御電圧信号1
06として出力する低域F波器8とを備えている。
ディジタルミキサ4にはD7リツプ70ツブ回路を用い
る。このD71Jツブ70.プのD端子に周波数Fの発
振信号100を、Cp端子に周波数fの基準周波数信号
101を入力するとQ端子には周波数IP−Kflが出
力される。
逓降周波数信号103と逓降周波数信号104とを位相
比較器7で位相比較し、その出力である位相差信号10
5の低周波成分である制御電圧信号106を電圧制御発
振器1に負帰還して位相同期ループを形成するので、逓
降周波数信号104の周波数は逓降周波数信号103の
周波数と一致する。その結果周波数Fは次の式で表され
る値に固定される。
F=(K+N/M)f ここでf、=f/Mとおくと、 F = (、K M 十N ) f a  となシ、N
t−”l’ずつ変化すると、周波数Fはステップ周波数
f8ごとに変化する。Kの値は、差周波数信号102の
周波数が分周器6の動作に適した低い周波数になるよう
に選択する。
第3図は上記の位相同期ループの特性を示すグラフであ
シ、三角波状の折線dはディジタルミキサ4の入力信号
の周波数と出力信号の周波数との関係を示す。位相同期
範囲は捕捉範囲からきまり、折線d上の太線で示した部
分(発振信号周波数・FtとFhO間)であり、位相同
期範囲に含まれる周波数Fの範囲すなわち第2図に示す
周波数シンセサイザ装置の発振信号100の周波数可変
範囲はf/2以下である。
以上説明したように、電圧制御発振器の出力をディジタ
ルミキサで低い周波数に変換して基準周波数信号に位相
同期する方式の従来の周波数シンセサイザ装置は、この
周波数変換によシ逓降次数が可変である分周器の動作周
波数を低くすることができ、またディジタルミキサを用
いるためアナログミキサを用いるときに必要な逓倍回路
や戸波器が不要であることからIC化に適しておシ、小
形にできるという利点があるが発振信号の周波数可変範
囲が基準周波数信号の周波数の1/2以下に制限されて
狭いために、それ以上に広い周波数可変範囲の要求を満
たすことができないという欠点がある。
〔発明が解決しようとする問題点〕
本発明が解決しようとする問題点、いいかえれは本発明
の目的は上記の欠点を除去して基準周波数信号の周波数
の1/2を越える周波数可変範囲をもち、従って広い周
波数可変範囲の要求を満たすことかで@、IC化に適し
た周波数シンセティザ装置を提供することにある。
〔問題点を解決するための手段〕 本発明の周波数シンセサイザ装置は、制御電圧信号を入
力しそれに対応する周波数の発振信号を出力する電圧制
御発振器と、前記発振信号の周波数を設定するための第
1、第2および第3のディジタル信号を出力する周波数
設定信号発生器と、前記第1のディジタル信号を入力し
それに対応する周波数の基準周波数信号を出力する周波
数シンセサイザと、前記発振信号と前記基準周波数信号
とを入力しこの基準周波数信号の周波数の逓倍周波数と
前記発掘信号の周波数との差の周波数の差周波数信号を
出力するディジタルミキサと、前記基準周波数信号の一
部と前記第2のディジタル信号とを入力しこの第2のデ
ィジタル信号に対応する逓降床敷で前記基準周波数信号
の周波数を逓降し第2の逓降周波数信号を出力する第2
の分周器と、前記差周波数信号と前記第3のディジタル
信号とを入力しこの第3のディジタル信号に対応する逓
降次数で前記差周波信号の周波数を逓降し第20逓降周
波数信号を出力する第2の分周器と、前記第2および第
2の逓降周波数信号を入力しこれ等の位相差を検出して
位相差信号を出力する位相比較器と、前記位相差信号を
入力しその低周波成分のみを通過させて前記制御電圧信
号として出力する低域F波器とを備えて構成される。
〔実施例〕
以下実施例を示す図面を参照して本発明について詳細に
説明する。
第1図は本発明の周波数シンセサイザ装置の一実施例を
示すブロック図を示す。
本実施例においては、制御電圧信号106を入力しそれ
に対応する周波数Fの発振信号100を出力端子99を
介して外部に出力する電圧制御発振器1と、周波数Fを
設定するためのディジタル信号107、ディジタル信号
108およびディジタル信号109を出力する周波数設
定信号発生器2と、ディジタル信号107を入力しそれ
に対応する周波数f、の基準周波数信号101を出力す
る周波数シンセサイザ3と、発振信号100と基準周波
数信号101とをそれぞれ分岐して入力し周波数fnの
に次の逓倍周波数Kfnと周波数Fとの差の周波数+F
−Kf、Iの差周波数信号102を出力するディジタル
ミキサ4と、基準周波数信号101とディジタル信号1
08とを入力しディジタル信号108に対応する可変逓
降次数Mnで周波数fnを逓降し逓降周波数信号103
を出力する分周器5と、差周波数信号102とディジタ
ル信号109とを入力しディジタル信号109に対応す
る可変逓降次数Nnで周波数I P−K fn lを逓
降し逓降周波数信号104を出力する分周器6と、逓降
周波数信号103と逓降周波数信号104とを入力しこ
れ等の位相差を検出して位相差信号105を出力する位
相差比較器7と、位相差信号105を入力しその低周波
成分のみを通過させ制御電圧信号信号106として出方
する低域F波器8とを備えている。ただし上記において
nは0または正の整数(n=o、1.2・・・川)であ
る。
周波数fnが一定値を保ち、周波数Fが位相同期ループ
の位相同期範囲内にあるとき周波数FはF=(K+Nn
/Mn) fイで与えられる値に同期されることは既に
説明した。
周波数設定信号発生器2は、周波数Fの設定値に対応し
て周波数シンセサイザ3がfn=(M0+nm)f、の
関係式を満足する周波数イ。rfl、f2・・・・・・
を発生するようにディジタル信号107を発生する。た
だしfoは周波数Fの所要の可変範囲の最低値を位相ロ
ックする基準周波数信号101の周波数、f8は周波数
Fの変化のステップ周波数の所望値、Mo==fo/f
a  である。mは正の整数であ)、各fn K対応す
る周波′P、F’の位相ロック範囲が互に連続するよう
に1または一部分が重なるように選択する。
周波数設定信号発生器2が出力するディジタル信号10
8は分周器5の逓降次数MnをMn=M0+nmとなる
ように設定する。また周波数設定信号発生器2が出力す
るディジタル信号109は、分周器6の逓降次数N、を
、所望の周波数Fが得られるように設定する。
次に本実施例の動作について説明する。第4図は本実施
例における位相同期ループの特性を示すグラフである。
折線aは、基準周波数信号1010周波数がfoのとき
のディジタルミキサ4の入力信号の周波数と出力信号の
周波数との関係を示す。
折線a上の太線で示した部分(周波数Fot−Fohで
示す範囲)が位相同期範囲である。折線すは周波数f、
のときの、また折線Cは周波数f2のときの同様の関係
を示す。
周波数Fの設定値が第4図の領域Aに含まれるとき、周
波数fnおよび逓降次数MnはfoおよびM。
に設定される。周波数Fの設定値の変化にともない逓降
次数Noも変化し、No″l’だけ増減すると周波数F
はステップ周波数f1だけ増減する。
周波数Fの設定値が領域A内の上限の値からステ、プ周
波数f@たけ高く設定されると、周波数fnおよび逓降
次数MnはflおよびMlに変更される。逓降次数Nn
はNoからN1=Km+1の関係にあるN1に変更され
る。ただしこの場合のNoは領域A内の上限の周波数F
に対応するNo の値である。周波数Fの設定値が領域
Bに含まれるとき周波数fnおよび逓降次数Mnはf、
およびM。
に設定され、周波数Fの設定値が領域Cに含まれるとき
周波数f、および逓降次数Mnはf2およびM!に設定
される。周波数Fの設定値が領域B内の上限の値からス
テ、プ周波数f、だけ高く設定されるとき、逓降次数N
nはN、 = N、 −Km + 1の関係にあるNt
llC変更される。
以上説明したように周波数fn、逓降次数Mnおよび逓
降次数Nnを設定すれば、周波数Fを周波数fnの1/
2 の限界を越えた広い周波数幅にわたって一定のステ
ップ周波数f、で可変できる。
なお周波数fnは、高安定度発振器の出力をディジタル
的に逓降・逓倍または周波数混合して発生できるような
低い周波数帯に選ぶことができる。
したがって周波数シンセサイザ3は公知の技術で容易に
実現できる。
〔発明の効果〕
以上詳細に説明したように、本発明の周波数シンセサイ
ザ装置は、基準周波数信号の発生源として周波数シンセ
サイザを用いるため、基準周波数信号の周波数の1/2
を超える周波数可変範囲をもつことができ、従って広い
周波数可変範囲の要求を満たすことができるという効果
があシ、しかもIC化に適しているため、本発明を利用
する装置を小形にできるという効果がある。
【図面の簡単な説明】
第1図は本発明の周波数シンセサイザ装置の一実施例を
示すブロック図、 第2図は従来の周波数シンセサイザ装置の一例を示すブ
ロック図、 第3図は第2図に示す従来の例の位相同期ループの特性
を示すグラフ、 第4図は第1図に示す本発明の実施例の位相同期ループ
の特性を示すグラフである。 1・・・・・・電圧制御発振器、2・・・・・・周波数
設定信号発生器、3・・・・・・周波数シンセサイザ、
4・・・・・・ディジタルミキサ、5,6・・自・・分
周器、7・・・・・・位相比較器、8・・・・・・低域
戸波器。 第 l 凹 第 2 圀

Claims (1)

    【特許請求の範囲】
  1. 制御電圧信号を入力しそれに対応する周波数の発振信号
    を出力する電圧制御発振器と、前記発振信号の周波数を
    設定するための第1、第2および第3のディジタル信号
    を出力する周波数設定信号発生器と、前記第1のディジ
    タル信号を入力しそれに対応する周波数の基準周波数信
    号を出力する周波数シンセサイザと、前記発振信号と前
    記基準周波数信号とを入力しこの基準周波数信号の周波
    数の逓倍周波数と前記発振信号の周波数との差の周波数
    の差周波数信号を出力するディジタルミキサと、前記基
    準周波数信号の一部と前記第2のディジタル信号とを入
    力しこの第2のディジタル信号に対応する逓降次数で前
    記基準周波数信号の周波数を逓降し第1の逓降周波数信
    号を出力する第1の分周器と、前記差周波数信号と前記
    第3のディジタル信号とを入力しこの第3のディジタル
    信号に対応する逓降次数で前記差周波数信号の周波数を
    逓降し第2の逓降周波数信号を出力する第2の分周器と
    、前記第1および第2の逓降周波数信号を入力しこれ等
    の位相差を検出して位相差信号を出力する位相比較器と
    、前記位相差信号を入力しその低周波成分のみを通過さ
    せて前記制御電圧信号として出力する低域ろ波器とを備
    えることを特徴とする周波数シンセサイザ装置。
JP59198022A 1984-09-21 1984-09-21 周波数シンセサイザ装置 Pending JPS6175622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59198022A JPS6175622A (ja) 1984-09-21 1984-09-21 周波数シンセサイザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59198022A JPS6175622A (ja) 1984-09-21 1984-09-21 周波数シンセサイザ装置

Publications (1)

Publication Number Publication Date
JPS6175622A true JPS6175622A (ja) 1986-04-18

Family

ID=16384218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59198022A Pending JPS6175622A (ja) 1984-09-21 1984-09-21 周波数シンセサイザ装置

Country Status (1)

Country Link
JP (1) JPS6175622A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831481A (en) * 1996-02-29 1998-11-03 Nec Corporation Phase lock loop circuit having a broad loop band and small step frequency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831481A (en) * 1996-02-29 1998-11-03 Nec Corporation Phase lock loop circuit having a broad loop band and small step frequency

Similar Documents

Publication Publication Date Title
US10587276B2 (en) Wide range frequency synthesizer with quadrature generation and spur cancellation
AU637237B2 (en) Frequency synthesizer
US5259007A (en) Phase locked loop frequency synthesizer
JP4094851B2 (ja) Pll回路
JPH02188027A (ja) 周波数シンセサイザ
US7741919B2 (en) Architecture for maintaining constant voltage-controlled oscillator gain
JPS6175622A (ja) 周波数シンセサイザ装置
JPH03284083A (ja) サンプリングクロック発生回路
JPS58101531A (ja) 周波数シンセサイザ
JP2017130784A (ja) 周波数シンセサイザ
El-Ela High speed PLL frequency synthesizer with synchronous frequency sweep
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPS6131647B2 (ja)
JP3142083B2 (ja) 広帯域周波数シンセサイザ
JPH0998084A (ja) 位相同期発振回路
JPS62198222A (ja) 周波数シンセサイザ
RU8854U1 (ru) Синтезатор частот
JPH11330962A (ja) Pllシンセサイザ発振器
JPS6363139B2 (ja)
JPH02233019A (ja) 周波数シンセサイザ
JPS59202735A (ja) 位相同期装置
JPH04271520A (ja) マルチpllシンセサイザ
JPH0273722A (ja) Pll方式オフセット周波数合成回路
JPS5829010B2 (ja) 周波数シンセサイザ−
JP2000151402A (ja) 周波数シンセサイザ