JP2000151402A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2000151402A JP2000151402A JP10314360A JP31436098A JP2000151402A JP 2000151402 A JP2000151402 A JP 2000151402A JP 10314360 A JP10314360 A JP 10314360A JP 31436098 A JP31436098 A JP 31436098A JP 2000151402 A JP2000151402 A JP 2000151402A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- locked loop
- output
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 出力周波数を細かい周波数ステップで広帯域
に可変できるとともに、低雑音特性を有する周波数シン
セサイザを提供することを目的とする。 【解決手段】 第１，第２，第３の３つの位相同期ルー
プ８１，８２，８３を有し、第１の位相同期ループ８１
の出力を（１／Ｎ1）分周器７１で分周した出力と第３
の位相同期ループ８３の出力とをミクサ６１により周波
数混合した信号と、第２の位相同期ループからの出力を
（１／Ｒ1）分周器２１で分周した信号とを第１の位相
同期ループ８３の位相比較器３１で位相比較して、第１
の電圧制御発振器５１から出力するようにするととも
に、上記第２の位相同期ループ８２の分周器として可変
分周器である（１／Ｎ2）分周器７２を用いて出力周波
数を可変とした。
に可変できるとともに、低雑音特性を有する周波数シン
セサイザを提供することを目的とする。 【解決手段】 第１，第２，第３の３つの位相同期ルー
プ８１，８２，８３を有し、第１の位相同期ループ８１
の出力を（１／Ｎ1）分周器７１で分周した出力と第３
の位相同期ループ８３の出力とをミクサ６１により周波
数混合した信号と、第２の位相同期ループからの出力を
（１／Ｒ1）分周器２１で分周した信号とを第１の位相
同期ループ８３の位相比較器３１で位相比較して、第１
の電圧制御発振器５１から出力するようにするととも
に、上記第２の位相同期ループ８２の分周器として可変
分周器である（１／Ｎ2）分周器７２を用いて出力周波
数を可変とした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば衛星通信に
おける送信機あるいは受信機の局部発振器として用いら
れるに周波数シンセサイザに関するものである。
おける送信機あるいは受信機の局部発振器として用いら
れるに周波数シンセサイザに関するものである。
【０００２】
【従来の技術】図７は、例えば特開平３−１４８９１６
号公報に記載された位相同期方式の周波数シンセサイザ
の構成を示すブロック図で、同図において、１０は基準
信号発振器、２０ａは上記基準信号発振器１０の出力を
分周する分周器、３０ａ，３０ｂは位相比較器、４０
ａ，４０ｂはループフィルタ、５０ａ，５０ｂは電圧制
御発振器、６０ａは第１の電圧制御発振器５０ａの出力
と第２の電圧制御発振器５０ｂの出力とを周波数混合す
るミクサ、７０ａ，７０ｂは可変分周器である。
号公報に記載された位相同期方式の周波数シンセサイザ
の構成を示すブロック図で、同図において、１０は基準
信号発振器、２０ａは上記基準信号発振器１０の出力を
分周する分周器、３０ａ，３０ｂは位相比較器、４０
ａ，４０ｂはループフィルタ、５０ａ，５０ｂは電圧制
御発振器、６０ａは第１の電圧制御発振器５０ａの出力
と第２の電圧制御発振器５０ｂの出力とを周波数混合す
るミクサ、７０ａ，７０ｂは可変分周器である。
【０００３】ここで、位相同期方式の周波数シンセサイ
ザの雑音特性について説明する。位相同期方式の周波数
シンセサイザの雑音は、ループの応答で決まる自然角周
波数ωnの帯域内と帯域外とでその性質が異なり、帯域
外では電圧制御発振器（ＶＣＯ）の雑音が支配する。こ
れに対し帯域内では、位相比較器（ＰＤ）のノイズフロ
アがＶＣＯで逓倍された雑音が主である。上記ループ帯
域内の雑音の大きさは、分周数Ｍを用いて、以下の式
（１）のように表される。 Ｎ＝Ｎf＋２０ｌｏｇＭ （ｄＢ／Ｈｚ） ‥‥（１） Ｎ；ループ帯域内雑音 Ｎf；ノイズフロア Ｍ；分周数 なお、上記式（１）中のノイズフロアＮfは、位相比較
器（ＰＤ）に使用する素子により決定される。上記式
（１）より、ループ帯域内雑音Ｎを低減するためには、
分周数Ｍを小さくする必要があることが分かる。
ザの雑音特性について説明する。位相同期方式の周波数
シンセサイザの雑音は、ループの応答で決まる自然角周
波数ωnの帯域内と帯域外とでその性質が異なり、帯域
外では電圧制御発振器（ＶＣＯ）の雑音が支配する。こ
れに対し帯域内では、位相比較器（ＰＤ）のノイズフロ
アがＶＣＯで逓倍された雑音が主である。上記ループ帯
域内の雑音の大きさは、分周数Ｍを用いて、以下の式
（１）のように表される。 Ｎ＝Ｎf＋２０ｌｏｇＭ （ｄＢ／Ｈｚ） ‥‥（１） Ｎ；ループ帯域内雑音 Ｎf；ノイズフロア Ｍ；分周数 なお、上記式（１）中のノイズフロアＮfは、位相比較
器（ＰＤ）に使用する素子により決定される。上記式
（１）より、ループ帯域内雑音Ｎを低減するためには、
分周数Ｍを小さくする必要があることが分かる。
【０００４】次に、上記構成の周波数シンセサイザの動
作について説明する。上記構成の周波数シンセサイザ
は、第１及び第２の２つの位相同期ループ８０ａ，８０
ｂを有している。第２の位相同期ループ８０ｂは、位相
比較器３０ｂと、ループフィルタ４０ｂと、電圧制御発
振器５０ｂと、可変分周器７０ｂとから構成され、その
出力がミクサ６０ａの一方の入力となる。また、第１の
位相同期ループ８０ａは、位相比較器３０ａと、ループ
フィルタ４０ａと、電圧制御発振器５０ａと、ミクサ６
０ａと、可変分周器７０ａとから構成され、その出力は
ミクサ６０ａのもう一方の入力となるとともに、この周
波数シンセサイザの出力となる。第１の位相同期ループ
８０ａへは、基準信号発振器１０の出力を分周器２０ａ
により１／１０に分周した、周波数がＦRef1である基準
信号が供給され、第２の位相同期ループ８０ｂへは、周
波数がＦRef2である基準信号発振器１０の出力がそのま
ま基準信号として供給される。また、ミクサ６０ａで
は、周波数がＦoutである第１の位相同期ループの出力
と、周波数がＦ2である第２の位相同期ループの出力と
が混合されて、それらの差の周波数であるＦf1＝Ｆout
−Ｆ2の周波数の信号が取り出され、第１の位相同期ル
ープ８０ａの可変分周器７０ａへ供給される。一方、第
２の位相同期ループ８０ｂの可変分周器７０ｂへは、第
２の位相同期ループ８０ｂの出力がそのまま供給され
る。
作について説明する。上記構成の周波数シンセサイザ
は、第１及び第２の２つの位相同期ループ８０ａ，８０
ｂを有している。第２の位相同期ループ８０ｂは、位相
比較器３０ｂと、ループフィルタ４０ｂと、電圧制御発
振器５０ｂと、可変分周器７０ｂとから構成され、その
出力がミクサ６０ａの一方の入力となる。また、第１の
位相同期ループ８０ａは、位相比較器３０ａと、ループ
フィルタ４０ａと、電圧制御発振器５０ａと、ミクサ６
０ａと、可変分周器７０ａとから構成され、その出力は
ミクサ６０ａのもう一方の入力となるとともに、この周
波数シンセサイザの出力となる。第１の位相同期ループ
８０ａへは、基準信号発振器１０の出力を分周器２０ａ
により１／１０に分周した、周波数がＦRef1である基準
信号が供給され、第２の位相同期ループ８０ｂへは、周
波数がＦRef2である基準信号発振器１０の出力がそのま
ま基準信号として供給される。また、ミクサ６０ａで
は、周波数がＦoutである第１の位相同期ループの出力
と、周波数がＦ2である第２の位相同期ループの出力と
が混合されて、それらの差の周波数であるＦf1＝Ｆout
−Ｆ2の周波数の信号が取り出され、第１の位相同期ル
ープ８０ａの可変分周器７０ａへ供給される。一方、第
２の位相同期ループ８０ｂの可変分周器７０ｂへは、第
２の位相同期ループ８０ｂの出力がそのまま供給され
る。
【０００５】ここで、第２の位相同期ループ８０ｂの基
準周波数ＦRef2を第１の位相同期ループ８０ａの基準周
波数ＦRef1よりも 大きく設定することにより、第２の
位相同期ループ８０ｂの可変分周器７０ｂの分周数Ｍ2
を小さくすることができる。一方、第１の位相同期ルー
プ８０ａの可変分周器７０ａは、両ループの出力の周波
数の差を分周しているので、上記可変分周器７０ａの分
周数Ｍ1はさほど大きな値にはならない。したがって、
基準周波数ＦRef2を基準周波数ＦRef1よりも 大きく設定
すれば、分周による雑音劣化量を大幅に低減することが
可能となる。
準周波数ＦRef2を第１の位相同期ループ８０ａの基準周
波数ＦRef1よりも 大きく設定することにより、第２の
位相同期ループ８０ｂの可変分周器７０ｂの分周数Ｍ2
を小さくすることができる。一方、第１の位相同期ルー
プ８０ａの可変分周器７０ａは、両ループの出力の周波
数の差を分周しているので、上記可変分周器７０ａの分
周数Ｍ1はさほど大きな値にはならない。したがって、
基準周波数ＦRef2を基準周波数ＦRef1よりも 大きく設定
すれば、分周による雑音劣化量を大幅に低減することが
可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
周波数シンセサイザは以上のように構成されているの
で、出力周波数Ｆoutを細かい周波数ステップで広帯域
に可変する場合には、第１の位相同期ループ８０ａの可
変分周器７０ａへの入力周波数Ｆf1を上記出力周波数Ｆ
outの可変帯域よりも大きくする必要があり、そのた
め、上記第１の位相同期ループ８０ａの分周数Ｍ1を小
さくすることができなくなってしまい、低雑音化が困難
であるといった問題点があった。また、第１の位相同期
ループ８０ａでの分周数Ｍ1の低減に限界があり、ルー
プ内の位相雑音の低減に限界があること、更には、電圧
制御発振器５０ａの位相雑音の低減にも限界があること
から、第１の位相同期ループ８０ａのループ帯域をあま
り狭くすることができないので、基準信号入力からの耐
雑音特性を向上させることが困難となり、その結果、雑
音が逓倍されて広帯域に出力に現れるという問題点があ
った。
周波数シンセサイザは以上のように構成されているの
で、出力周波数Ｆoutを細かい周波数ステップで広帯域
に可変する場合には、第１の位相同期ループ８０ａの可
変分周器７０ａへの入力周波数Ｆf1を上記出力周波数Ｆ
outの可変帯域よりも大きくする必要があり、そのた
め、上記第１の位相同期ループ８０ａの分周数Ｍ1を小
さくすることができなくなってしまい、低雑音化が困難
であるといった問題点があった。また、第１の位相同期
ループ８０ａでの分周数Ｍ1の低減に限界があり、ルー
プ内の位相雑音の低減に限界があること、更には、電圧
制御発振器５０ａの位相雑音の低減にも限界があること
から、第１の位相同期ループ８０ａのループ帯域をあま
り狭くすることができないので、基準信号入力からの耐
雑音特性を向上させることが困難となり、その結果、雑
音が逓倍されて広帯域に出力に現れるという問題点があ
った。
【０００７】本発明は、従来の問題点に鑑みてなされた
もので、出力周波数を細かい周波数ステップで広帯域に
可変できるとともに、低雑音特性を有し、更には、基準
信号入力からの雑音に対する耐雑音特性をも向上させた
周波数シンセサイザを提供することを目的とする。
もので、出力周波数を細かい周波数ステップで広帯域に
可変できるとともに、低雑音特性を有し、更には、基準
信号入力からの雑音に対する耐雑音特性をも向上させた
周波数シンセサイザを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１に記載
の周波数シンセサイザは、局部発振周波数の信号を出力
する第１の電圧制御発振器を備えた第１の位相同期ルー
プと、基準信号に同期した第２及び第３の位相同期ルー
プとを有し、上記第１の位相同期ループの出力を分周し
た信号と上記第３の位相同期ループの出力信号とを周波
数混合した信号と、上記第２の位相同期ループの出力を
分周した第１の位相同期ループの位相比較周波数を有す
る信号とを、第１の位相同期ループの位相比較器により
位相比較し、この位相比較出力により上記第１の電圧制
御発振器を制御するようにしたものである。
の周波数シンセサイザは、局部発振周波数の信号を出力
する第１の電圧制御発振器を備えた第１の位相同期ルー
プと、基準信号に同期した第２及び第３の位相同期ルー
プとを有し、上記第１の位相同期ループの出力を分周し
た信号と上記第３の位相同期ループの出力信号とを周波
数混合した信号と、上記第２の位相同期ループの出力を
分周した第１の位相同期ループの位相比較周波数を有す
る信号とを、第１の位相同期ループの位相比較器により
位相比較し、この位相比較出力により上記第１の電圧制
御発振器を制御するようにしたものである。
【０００９】請求項２に記載の周波数シンセサイザは、
第３の位相同期ループの分周器を固定分周器として第３
の位相同期ループ出力周波数を固定し、第２の位相同期
ループの分周器を可変分周器として出力周波数を可変す
るようにしたものである。
第３の位相同期ループの分周器を固定分周器として第３
の位相同期ループ出力周波数を固定し、第２の位相同期
ループの分周器を可変分周器として出力周波数を可変す
るようにしたものである。
【００１０】請求項３に記載の周波数シンセサイザは、
第１の位相同期ループの分周器の分周数を、第２の位相
同期ループの出力から第１の位相同期ループの位相比較
周波数を得るための分周器の分周数と同程度にするかあ
るいは小さく設定したものである。
第１の位相同期ループの分周器の分周数を、第２の位相
同期ループの出力から第１の位相同期ループの位相比較
周波数を得るための分周器の分周数と同程度にするかあ
るいは小さく設定したものである。
【００１１】請求項４に記載の周波数シンセサイザは、
第３の位相同期ループに電圧制御水晶発振器を用いて狭
帯域ループとするとともに、上記第３の位相同期ループ
の出力を第２の位相同期ループの基準信号としたもので
ある。
第３の位相同期ループに電圧制御水晶発振器を用いて狭
帯域ループとするとともに、上記第３の位相同期ループ
の出力を第２の位相同期ループの基準信号としたもので
ある。
【００１２】請求項５に記載の周波数シンセサイザは、
第３の位相同期ループに電圧制御水晶発振器を用いて狭
帯域ループとするとともに、上記第３の位相同期ループ
の出力を分周した信号を第２の位相同期ループの基準信
号としたものである。
第３の位相同期ループに電圧制御水晶発振器を用いて狭
帯域ループとするとともに、上記第３の位相同期ループ
の出力を分周した信号を第２の位相同期ループの基準信
号としたものである。
【００１３】請求項６に記載の周波数シンセサイザは、
第３の位相同期ループの出力を、他の周波数シンセサイ
ザの基準信号としたものである。
第３の位相同期ループの出力を、他の周波数シンセサイ
ザの基準信号としたものである。
【００１４】請求項７に記載の周波数シンセサイザは、
第３の位相同期ループ出力を分周した信号を、他の周波
数シンセサイザの基準信号としたものである。
第３の位相同期ループ出力を分周した信号を、他の周波
数シンセサイザの基準信号としたものである。
【００１５】請求項８に記載の周波数シンセサイザは、
第２の位相同期ループの出力から第１の位相同期ループ
の位相比較周波数を得るための分周器と、基準信号から
上記第２の位相同期ループの位相比較周波数を得るため
の分周器とを可変としたものである。
第２の位相同期ループの出力から第１の位相同期ループ
の位相比較周波数を得るための分周器と、基準信号から
上記第２の位相同期ループの位相比較周波数を得るため
の分周器とを可変としたものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づき説明する。 実施の形態１．図１は、本発明の実施の形態１に係わる
周波数シンセサイザの構成を示すブロック図である。同
図において、１０は水晶発振器から成る基準信号発振
器、２１，２２，２３はそれぞれ入力された基準信号を
分周し位相比較周波数を得るための（１／Ｒ1）分周
器，（１／Ｒ2）分周器及び（１／Ｒ3）分周器、３１，
３２，３３は第１，第２及び第３の位相比較器、４１，
４２，４３は上記第１，第２及び第３の位相比較器３
１，３２，３３のそれぞれの出力信号に含まれる高周波
歪みを除去するためのループフィルタ、５１，５２，５
３は第１，第２及び第３の電圧制御発振器で、第１の電
圧制御発振器５１は、本発明の周波数シンセサイザの局
部発振周波数となる信号を出力する。また、６１は上記
第１の電圧制御発振器５１の分周出力と上記第３の電圧
制御発振器５３の出力とを周波数混合する周波数混合ミ
クサ（以下、ミクサという）、７１，７２，７３は上記
第１，第２及び第３の電圧制御発振器５１，５２，５３
のそれぞれの出力を分周する（１／Ｎ1）分周器，（１
／Ｎ2）分周器及び（１／Ｎ3）分周器である。
て、図面に基づき説明する。 実施の形態１．図１は、本発明の実施の形態１に係わる
周波数シンセサイザの構成を示すブロック図である。同
図において、１０は水晶発振器から成る基準信号発振
器、２１，２２，２３はそれぞれ入力された基準信号を
分周し位相比較周波数を得るための（１／Ｒ1）分周
器，（１／Ｒ2）分周器及び（１／Ｒ3）分周器、３１，
３２，３３は第１，第２及び第３の位相比較器、４１，
４２，４３は上記第１，第２及び第３の位相比較器３
１，３２，３３のそれぞれの出力信号に含まれる高周波
歪みを除去するためのループフィルタ、５１，５２，５
３は第１，第２及び第３の電圧制御発振器で、第１の電
圧制御発振器５１は、本発明の周波数シンセサイザの局
部発振周波数となる信号を出力する。また、６１は上記
第１の電圧制御発振器５１の分周出力と上記第３の電圧
制御発振器５３の出力とを周波数混合する周波数混合ミ
クサ（以下、ミクサという）、７１，７２，７３は上記
第１，第２及び第３の電圧制御発振器５１，５２，５３
のそれぞれの出力を分周する（１／Ｎ1）分周器，（１
／Ｎ2）分周器及び（１／Ｎ3）分周器である。
【００１７】本発明の周波数シンセサイザは、第１，第
２及び第３の３つの位相同期ループ８１，８２，８３を
有している。まず、第３の位相同期ループ８３は、基準
信号発振器１０からの基準信号を分周する（１／Ｒ3）
分周器２３と、位相比較器３３と、ループフィルタ４３
と、第３の電圧制御発振器５３と、（１／Ｎ3）分周器
７３とから構成され、上記第３の電圧制御発振器５３の
発振周波数は基準信号発生器１０に同期して安定化され
る。この第３の位相同期ループ８３の出力は、ミクサ６
１の一方の入力となる。また、第２の位相同期ループ８
２は、基準信号発振器１０からの基準信号を分周する
（１／Ｒ2）分周器２２と、位相比較器３２と、ループ
フィルタ４２と、第２の電圧制御発振器５２と、可変分
周器である（１／Ｎ2）分周器７２とから構成され、上
記第２の電圧制御発振器５３も基準信号発生器１０に同
期して安定化される。この第２の位相同期ループ８２の
出力は、後述する第１の位相同期ループ８１の（１／Ｒ
1）分周器２１に入力される。第１の位相同期ループ８
１は、上記第２の位相同期ループ８２の出力を分周する
（１／Ｒ1）分周器２１と、位相比較器３１と、ループ
フィルタ４１と、第１の電圧制御発振器５１と、（１／
Ｎ1）分周器７１と、ミクサ６１とから構成され、上記
第１の電圧制御発振器５１の出力が本発明の周波数シン
セサイザの出力信号となる。この第１の電圧制御発振器
５１の出力は、（１／Ｎ1）分周器７１により分周され
た後、ミクサ６１により、第３の電圧制御発振器５３の
出力と混合され、上記２つの出力の差の周波数を有する
信号がミクサ６１から位相比較器３１に出力される。位
相比較器３１は、上記（１／Ｒ1）分周器２１で分周さ
れた位相比較周波数となる信号と、上記ミクサ６１から
の出力された２つの出力の差の周波数を有する信号とを
位相比較する。上記位相比較器３１の出力は、ループフ
ィルタ４１により高周波歪みを除去された後、上記第１
の電圧制御発振器５１に入力され、上記第１の電圧制御
発振器５１の出力を制御する。なお、上記第２の位相同
期ループ８２の（１／Ｎ2）分周器７２は可変分周器
で、出力周波数に応じた分周数で上記第２の電圧制御発
振器５２の出力を分周する。また、上記第１及び第３の
位相同期ループ８１，８３の（１／Ｎ1）分周器７１と
（１／Ｎ3）分周器７３とは固定分周器である。
２及び第３の３つの位相同期ループ８１，８２，８３を
有している。まず、第３の位相同期ループ８３は、基準
信号発振器１０からの基準信号を分周する（１／Ｒ3）
分周器２３と、位相比較器３３と、ループフィルタ４３
と、第３の電圧制御発振器５３と、（１／Ｎ3）分周器
７３とから構成され、上記第３の電圧制御発振器５３の
発振周波数は基準信号発生器１０に同期して安定化され
る。この第３の位相同期ループ８３の出力は、ミクサ６
１の一方の入力となる。また、第２の位相同期ループ８
２は、基準信号発振器１０からの基準信号を分周する
（１／Ｒ2）分周器２２と、位相比較器３２と、ループ
フィルタ４２と、第２の電圧制御発振器５２と、可変分
周器である（１／Ｎ2）分周器７２とから構成され、上
記第２の電圧制御発振器５３も基準信号発生器１０に同
期して安定化される。この第２の位相同期ループ８２の
出力は、後述する第１の位相同期ループ８１の（１／Ｒ
1）分周器２１に入力される。第１の位相同期ループ８
１は、上記第２の位相同期ループ８２の出力を分周する
（１／Ｒ1）分周器２１と、位相比較器３１と、ループ
フィルタ４１と、第１の電圧制御発振器５１と、（１／
Ｎ1）分周器７１と、ミクサ６１とから構成され、上記
第１の電圧制御発振器５１の出力が本発明の周波数シン
セサイザの出力信号となる。この第１の電圧制御発振器
５１の出力は、（１／Ｎ1）分周器７１により分周され
た後、ミクサ６１により、第３の電圧制御発振器５３の
出力と混合され、上記２つの出力の差の周波数を有する
信号がミクサ６１から位相比較器３１に出力される。位
相比較器３１は、上記（１／Ｒ1）分周器２１で分周さ
れた位相比較周波数となる信号と、上記ミクサ６１から
の出力された２つの出力の差の周波数を有する信号とを
位相比較する。上記位相比較器３１の出力は、ループフ
ィルタ４１により高周波歪みを除去された後、上記第１
の電圧制御発振器５１に入力され、上記第１の電圧制御
発振器５１の出力を制御する。なお、上記第２の位相同
期ループ８２の（１／Ｎ2）分周器７２は可変分周器
で、出力周波数に応じた分周数で上記第２の電圧制御発
振器５２の出力を分周する。また、上記第１及び第３の
位相同期ループ８１，８３の（１／Ｎ1）分周器７１と
（１／Ｎ3）分周器７３とは固定分周器である。
【００１８】次に、上記構成の周波数シンセサイザの動
作を以下に説明する。ここでは、上記周波数シンセサイ
ザにおいて、出力周波数が１ＧＨｚで、可変周波数ステ
ップが１ＭＨｚである場合について説明する。なお、基
準信号発振器１０の出力周波数は１０ＭＨｚとした。ま
ず、図１に示すように、第３の位相同期ループの出力周
波数を、例えば１００ＭＨｚ以下になるように、（１／
Ｎ1）分周器７１を選ぶ。ここで、（１／Ｎ1）分周器７
１の分周数Ｎ1をＮ1＝１６とすると、（１／Ｎ1）分周
器７１の出力周波数は６２．５ＭＨｚとなるので、第３
の位相同期ループの出力周波数を６０ＭＨｚに設定す
る。これにより、第３の電圧制御発振器５３として、例
えば電圧制御水晶発振器あるいは誘電体発振器を用い、
位相比較周波数を可能な限り高い周波数に設定して、位
相雑音の低減を図ることができる。ここでは、（１／Ｒ
3）分周器２３の分周数をＲ3＝１（実際には分周器２３
を省略する）とし、上記位相比較周波数を基準信号周波
数と同じ１０ＭＨｚとするとともに、固定分周器である
（１／Ｎ3）分周器７３の分周数Ｎ3をＮ3＝６とした。
作を以下に説明する。ここでは、上記周波数シンセサイ
ザにおいて、出力周波数が１ＧＨｚで、可変周波数ステ
ップが１ＭＨｚである場合について説明する。なお、基
準信号発振器１０の出力周波数は１０ＭＨｚとした。ま
ず、図１に示すように、第３の位相同期ループの出力周
波数を、例えば１００ＭＨｚ以下になるように、（１／
Ｎ1）分周器７１を選ぶ。ここで、（１／Ｎ1）分周器７
１の分周数Ｎ1をＮ1＝１６とすると、（１／Ｎ1）分周
器７１の出力周波数は６２．５ＭＨｚとなるので、第３
の位相同期ループの出力周波数を６０ＭＨｚに設定す
る。これにより、第３の電圧制御発振器５３として、例
えば電圧制御水晶発振器あるいは誘電体発振器を用い、
位相比較周波数を可能な限り高い周波数に設定して、位
相雑音の低減を図ることができる。ここでは、（１／Ｒ
3）分周器２３の分周数をＲ3＝１（実際には分周器２３
を省略する）とし、上記位相比較周波数を基準信号周波
数と同じ１０ＭＨｚとするとともに、固定分周器である
（１／Ｎ3）分周器７３の分周数Ｎ3をＮ3＝６とした。
【００１９】次に、第２の位相同期ループ８２について
説明する。ここで重要なのは、第１の位相同期ループ８
１の位相比較周波数となる信号を得るための（１／
Ｒ1）分周器２１の選び方である。この（１／Ｒ1）分周
器２１の分周数Ｒ1を、先に決定した第１の位相同期ル
ープ８１の（１／Ｎ1）分周器７１の分周数Ｎ1よりも大
きな値（例えば、Ｒ1＝３２）にすることにより、第２
の位相同期ループ８２の可変周波数ステップを大きく
し、出力周波数を大きくすることができる。上記可変周
波数ステップが大きくなると、位相比較周波数を高い周
波数に設定することができ、位相雑音特性は向上する。
但し、出力周波数が大きくなるため、第２の位相同期ル
ープ８２の位相雑音は変わらない。しかしながら、第２
の位相同期ループ８２の出力から、周波数シンセサイザ
の出力までの逓倍数は（Ｎ1／Ｒ1）で、上述したよう
に、Ｒ1をＮ1よりも大きく選んでいるので、逓倍数は１
より小さい値となり、第２の位相同期ループ８２の位相
雑音の出力への寄与を小さくすることができ、全体とし
て位相雑音特性を向上させることができる。
説明する。ここで重要なのは、第１の位相同期ループ８
１の位相比較周波数となる信号を得るための（１／
Ｒ1）分周器２１の選び方である。この（１／Ｒ1）分周
器２１の分周数Ｒ1を、先に決定した第１の位相同期ル
ープ８１の（１／Ｎ1）分周器７１の分周数Ｎ1よりも大
きな値（例えば、Ｒ1＝３２）にすることにより、第２
の位相同期ループ８２の可変周波数ステップを大きく
し、出力周波数を大きくすることができる。上記可変周
波数ステップが大きくなると、位相比較周波数を高い周
波数に設定することができ、位相雑音特性は向上する。
但し、出力周波数が大きくなるため、第２の位相同期ル
ープ８２の位相雑音は変わらない。しかしながら、第２
の位相同期ループ８２の出力から、周波数シンセサイザ
の出力までの逓倍数は（Ｎ1／Ｒ1）で、上述したよう
に、Ｒ1をＮ1よりも大きく選んでいるので、逓倍数は１
より小さい値となり、第２の位相同期ループ８２の位相
雑音の出力への寄与を小さくすることができ、全体とし
て位相雑音特性を向上させることができる。
【００２０】図１では、Ｒ1＝３２としたので、第２の
位相同期ループ８２の出力周波数は８０ＭＨｚ，可変周
波数ステップは２ＭＨｚとなる。したがって、（１／Ｎ
2）分周器７２の分周数Ｎ2をＮ2＝４０とすることがで
き、位相雑音特性を大幅に改善することができる。な
お、出力周波数を１０００ＭＨｚから可変する場合に
は、上記例と同様に、可変分周器である（１／Ｎ2）分
周器７２の分周数Ｎ2を変更すればよい。例えば、出力
周波数を１０４０ＭＨｚとした場合でも、第２の位相同
期ループ８２の出力周波数１６０ＭＨｚ，可変周波数ス
テップは２ＭＨｚ，（１／Ｎ2）分周器７２の分周数Ｎ2
はＮ2＝８０であり、分周数Ｎ2はさほど大きな値にはな
らないので、出力周波数を細かいステップで可変できる
とともに、位相雑音特性を大幅に改善することができ
る。
位相同期ループ８２の出力周波数は８０ＭＨｚ，可変周
波数ステップは２ＭＨｚとなる。したがって、（１／Ｎ
2）分周器７２の分周数Ｎ2をＮ2＝４０とすることがで
き、位相雑音特性を大幅に改善することができる。な
お、出力周波数を１０００ＭＨｚから可変する場合に
は、上記例と同様に、可変分周器である（１／Ｎ2）分
周器７２の分周数Ｎ2を変更すればよい。例えば、出力
周波数を１０４０ＭＨｚとした場合でも、第２の位相同
期ループ８２の出力周波数１６０ＭＨｚ，可変周波数ス
テップは２ＭＨｚ，（１／Ｎ2）分周器７２の分周数Ｎ2
はＮ2＝８０であり、分周数Ｎ2はさほど大きな値にはな
らないので、出力周波数を細かいステップで可変できる
とともに、位相雑音特性を大幅に改善することができ
る。
【００２１】このように、本実施の形態１の周波数シン
セサイザは、３つの位相同期ループ８１，８２，８３を
有し、第１の位相同期ループ８１の出力を（１／Ｎ1）
分周器７１で分周した出力と第３の位相同期ループ８３
の出力とをミクサ６１により周波数混合した信号と、第
２の位相同期ループからの出力を（１／Ｒ1）分周器２
１で分周した信号とを第１の位相同期ループ８３の位相
比較器３１で位相比較して、第１の電圧制御発振器５１
から出力するようにするとともに、上記第２の位相同期
ループ８２の分周器として可変分周器である（１／
Ｎ2）分周器７２を用いて周波数を可変としたので、出
力周波数を細かいステップで可変することができるとと
もに、位相雑音特性を大幅に改善することができる。ま
た、第１の位相同期ループ８１の（１／Ｎ1）分周器７
１の分周数Ｎ1を、第２の位相同期ループの出力信号か
ら第１の位相同期ループの位相比較周波数を得るための
（１／Ｒ1）分周器２１の分周数Ｒ1よりも小さく設定し
たので、第２の位相同期ループ８２の位相雑音の出力へ
の寄与を小さくすることができ、全体として位相雑音特
性を向上させることができる。
セサイザは、３つの位相同期ループ８１，８２，８３を
有し、第１の位相同期ループ８１の出力を（１／Ｎ1）
分周器７１で分周した出力と第３の位相同期ループ８３
の出力とをミクサ６１により周波数混合した信号と、第
２の位相同期ループからの出力を（１／Ｒ1）分周器２
１で分周した信号とを第１の位相同期ループ８３の位相
比較器３１で位相比較して、第１の電圧制御発振器５１
から出力するようにするとともに、上記第２の位相同期
ループ８２の分周器として可変分周器である（１／
Ｎ2）分周器７２を用いて周波数を可変としたので、出
力周波数を細かいステップで可変することができるとと
もに、位相雑音特性を大幅に改善することができる。ま
た、第１の位相同期ループ８１の（１／Ｎ1）分周器７
１の分周数Ｎ1を、第２の位相同期ループの出力信号か
ら第１の位相同期ループの位相比較周波数を得るための
（１／Ｒ1）分周器２１の分周数Ｒ1よりも小さく設定し
たので、第２の位相同期ループ８２の位相雑音の出力へ
の寄与を小さくすることができ、全体として位相雑音特
性を向上させることができる。
【００２２】実施の形態２．上記実施の形態１では、第
２の位相同期ループ８２の（１／Ｒ2）分周器２２に入
力する基準信号を基準信号発振器１０の出力としたが、
本実施の形態２は、図２に示すように、第３の電圧制御
発振器５３として電圧制御水晶発振器を用いて第３の位
相同期ループ８３の帯域を狭帯域とするとともに、上記
第３の位相同期ループ８３の出力を第２の位相同期ルー
プ８２の基準信号に用いることにより、周波数シンセサ
イザの耐雑音特性を改善したものである。すなわち、本
実施の形態２の周波数シンセサイザは、第３の電圧制御
発振器５３に低雑音特性を有する電圧制御水晶発振器を
用いることにより、第３の位相同期ループ８３の帯域を
狭帯域とすることができるので、基準信号入力の雑音に
対する第３の位相同期ループ８３の耐雑音特性を向上さ
せることができる。また、第２の位相同期ループ８２の
基準信号として、上記第３の電圧制御発振器５３の出力
を用いているので、第２の位相同期ループ８２の耐雑音
特性も向上させることができ、周波数シンセサイザとし
ての総合的な耐雑音特性を向上させることができる。
２の位相同期ループ８２の（１／Ｒ2）分周器２２に入
力する基準信号を基準信号発振器１０の出力としたが、
本実施の形態２は、図２に示すように、第３の電圧制御
発振器５３として電圧制御水晶発振器を用いて第３の位
相同期ループ８３の帯域を狭帯域とするとともに、上記
第３の位相同期ループ８３の出力を第２の位相同期ルー
プ８２の基準信号に用いることにより、周波数シンセサ
イザの耐雑音特性を改善したものである。すなわち、本
実施の形態２の周波数シンセサイザは、第３の電圧制御
発振器５３に低雑音特性を有する電圧制御水晶発振器を
用いることにより、第３の位相同期ループ８３の帯域を
狭帯域とすることができるので、基準信号入力の雑音に
対する第３の位相同期ループ８３の耐雑音特性を向上さ
せることができる。また、第２の位相同期ループ８２の
基準信号として、上記第３の電圧制御発振器５３の出力
を用いているので、第２の位相同期ループ８２の耐雑音
特性も向上させることができ、周波数シンセサイザとし
ての総合的な耐雑音特性を向上させることができる。
【００２３】実施の形態３．上記実施の形態２では、第
３の電圧制御発振器５３として電圧制御水晶発振器を用
いて第３の位相同期ループ８３の帯域を狭帯域とすると
ともに、この位相同期ループ８３の出力を第２の位相同
期ループ８２の基準信号に用いたが、図３に示すよう
に、位相同期ループ８３の分周出力を第２の位相同期ル
ープ８２の基準信号に用いても、上記実施の形態２と同
様に、第２の位相同期ループ８２の耐雑音特性も向上さ
せることができ、周波数シンセサイザとしての総合的な
耐雑音特性を向上させることができる。
３の電圧制御発振器５３として電圧制御水晶発振器を用
いて第３の位相同期ループ８３の帯域を狭帯域とすると
ともに、この位相同期ループ８３の出力を第２の位相同
期ループ８２の基準信号に用いたが、図３に示すよう
に、位相同期ループ８３の分周出力を第２の位相同期ル
ープ８２の基準信号に用いても、上記実施の形態２と同
様に、第２の位相同期ループ８２の耐雑音特性も向上さ
せることができ、周波数シンセサイザとしての総合的な
耐雑音特性を向上させることができる。
【００２４】実施の形態４．図１は、本発明の実施の形
態４に係わる周波数シンセサイザの構成を示すブロック
図で、第１，第２及び第３の３つの位相同期ループの構
成は上記実施の形態２と同様である。本実施の形態４で
は、上記実施の形態２，３と同様に、第３の電圧制御発
振器５３として電圧制御水晶発振器を用いて第３の位相
同期ループ８３の耐雑音特性を向上させるとともに、こ
の第３の電圧制御発振器５３の出力を他の周波数シンセ
サイザ１００の発振器の基準信号に用いることができる
ようにしたものである。本構成の周波数シンセサイザ
は、例えば、１つの装置内に複数の発振器があり、各発
振器が１つの基準信号に同期している場合に、基準信号
入力の雑音に対する全ての発振器の耐雑音特性を向上さ
せることができ、これにより、装置全体の耐雑音特性を
向上させることができる。また、第３の電圧制御発振器
５３の出力は、水晶発振器から成る基準信号発振器１０
の出力よりも高い周波数に設定できるので、任意の基準
信号発生器１０に同期して安定化された基準信号を他の
周波数シンセサイザ１００に出力することができる。
態４に係わる周波数シンセサイザの構成を示すブロック
図で、第１，第２及び第３の３つの位相同期ループの構
成は上記実施の形態２と同様である。本実施の形態４で
は、上記実施の形態２，３と同様に、第３の電圧制御発
振器５３として電圧制御水晶発振器を用いて第３の位相
同期ループ８３の耐雑音特性を向上させるとともに、こ
の第３の電圧制御発振器５３の出力を他の周波数シンセ
サイザ１００の発振器の基準信号に用いることができる
ようにしたものである。本構成の周波数シンセサイザ
は、例えば、１つの装置内に複数の発振器があり、各発
振器が１つの基準信号に同期している場合に、基準信号
入力の雑音に対する全ての発振器の耐雑音特性を向上さ
せることができ、これにより、装置全体の耐雑音特性を
向上させることができる。また、第３の電圧制御発振器
５３の出力は、水晶発振器から成る基準信号発振器１０
の出力よりも高い周波数に設定できるので、任意の基準
信号発生器１０に同期して安定化された基準信号を他の
周波数シンセサイザ１００に出力することができる。
【００２５】実施の形態５．上記実施の形態４では、第
３の電圧制御発振器５３として電圧制御水晶発振器を用
いて第３の位相同期ループ８３の帯域を狭帯域とすると
ともに、この位相同期ループ８３の出力を他の周波数シ
ンセサイザ１００の発振器の基準信号に用いたが、図５
に示すように、位相同期ループ８３の分周出力を他の周
波数シンセサイザ１００の発振器の基準信号に用いて
も、上記実施の形態４と同様に、上記全ての発振器の耐
雑音特性を向上させることができ、装置全体の耐雑音特
性を向上させることができる。また、第３の電圧制御発
振器５３の出力は、水晶発振器から成る基準信号発振器
１０に同期して安定化されているので、任意の周波数の
安定した基準信号を他の周波数シンセサイザ１００に出
力することができる。
３の電圧制御発振器５３として電圧制御水晶発振器を用
いて第３の位相同期ループ８３の帯域を狭帯域とすると
ともに、この位相同期ループ８３の出力を他の周波数シ
ンセサイザ１００の発振器の基準信号に用いたが、図５
に示すように、位相同期ループ８３の分周出力を他の周
波数シンセサイザ１００の発振器の基準信号に用いて
も、上記実施の形態４と同様に、上記全ての発振器の耐
雑音特性を向上させることができ、装置全体の耐雑音特
性を向上させることができる。また、第３の電圧制御発
振器５３の出力は、水晶発振器から成る基準信号発振器
１０に同期して安定化されているので、任意の周波数の
安定した基準信号を他の周波数シンセサイザ１００に出
力することができる。
【００２６】実施の形態６．図１は、本発明の実施の形
態６に係わる周波数シンセサイザの構成を示すブロック
図である。本実施の形態６は、第１，第２及び第３の３
つの位相同期ループ８１，８２，８３の構成は上記実施
の形態１と同様であるが、第２の位相同期ループ８２の
出力から第１の位相同期ループ８１の位相比較周波数を
得るための（１／Ｒ1）分周器２１と、基準信号発振器
１０からの基準信号から第２の位相同期ループの位相比
較周波数を得るための（１／Ｒ2）分周器２２とを、可
変分周器あるいは固定分周器の切換えとしたものであ
る。これにより、例えば、周波数シンセサイザの出力周
波数切換え信号に応じて、上記（１／Ｒ1）分周器２１
の分周数Ｒ1と（１／Ｒ2）分周器２２の分周数Ｒ2とを
変更することにより、出力周波数を更に広帯域に可変す
ることができる。
態６に係わる周波数シンセサイザの構成を示すブロック
図である。本実施の形態６は、第１，第２及び第３の３
つの位相同期ループ８１，８２，８３の構成は上記実施
の形態１と同様であるが、第２の位相同期ループ８２の
出力から第１の位相同期ループ８１の位相比較周波数を
得るための（１／Ｒ1）分周器２１と、基準信号発振器
１０からの基準信号から第２の位相同期ループの位相比
較周波数を得るための（１／Ｒ2）分周器２２とを、可
変分周器あるいは固定分周器の切換えとしたものであ
る。これにより、例えば、周波数シンセサイザの出力周
波数切換え信号に応じて、上記（１／Ｒ1）分周器２１
の分周数Ｒ1と（１／Ｒ2）分周器２２の分周数Ｒ2とを
変更することにより、出力周波数を更に広帯域に可変す
ることができる。
【００２７】ここで、上記構成の周波数シンセサイザに
おいて、出力周波数を１０００ＭＨｚから１１００ＭＨ
ｚまで、可変周波数ステップ１ＭＨｚで可変する場合に
ついて説明する。上記実施の形態１では、（１／Ｒ1）
分周器２１の分周数がＲ1＝３２と固定であるので、出
力周波数を１１００ＭＨｚまで広げると、第１の位相同
期ループ８１の位相比較周波数が２．５〜８．７５ＭＨ
ｚと広帯域になる。そのため、第２の位相同期ループ８
２の出力周波数も８０ＭＨｚから２８０ＭＨｚまで２Ｍ
Ｈｚステップで広帯域に変化させる必要がある。しかし
ながら、一般的に、電圧制御発振器の発振周波数帯域は
オクターブ（最大発振周波数が最小発振周波数の２倍）
程度までであり、また発振周波数帯域を広くとる程、位
相雑音特性は劣化する。
おいて、出力周波数を１０００ＭＨｚから１１００ＭＨ
ｚまで、可変周波数ステップ１ＭＨｚで可変する場合に
ついて説明する。上記実施の形態１では、（１／Ｒ1）
分周器２１の分周数がＲ1＝３２と固定であるので、出
力周波数を１１００ＭＨｚまで広げると、第１の位相同
期ループ８１の位相比較周波数が２．５〜８．７５ＭＨ
ｚと広帯域になる。そのため、第２の位相同期ループ８
２の出力周波数も８０ＭＨｚから２８０ＭＨｚまで２Ｍ
Ｈｚステップで広帯域に変化させる必要がある。しかし
ながら、一般的に、電圧制御発振器の発振周波数帯域は
オクターブ（最大発振周波数が最小発振周波数の２倍）
程度までであり、また発振周波数帯域を広くとる程、位
相雑音特性は劣化する。
【００２８】そこで、第１の位相同期ループ８１の位相
比較周波数を、例えば、２．５〜５ＭＨｚと５〜８．７
５ＭＨｚとの２つの帯域に分けて位相比較するため、
（１／Ｒ1）分周器２１を固定分周器の切換えとし、
（１／Ｒ1）分周器２１の分周数を以下のように変更で
きるようにした。また、第２の位相同期ループ８２の出
力から第１の位相同期ループ８１の出力までの逓倍数は
（Ｎ1／Ｒ1）であるから、上記Ｒ1の変更に伴って上記
逓倍数（Ｎ1／Ｒ1）も変わる。したがって、第２の位相
同期ループ８２の周波数ステップも変更する必要があ
る。また、（１／Ｒ2）分周器２２の分周数Ｒ2も、上記
Ｒ1の変更に連動して以下のように変更する必要があ
る。 第１ループの位相比較周波数‥‥ ２．５〜５ＭＨｚ， ５〜８．７５ＭＨｚ 分周数Ｒ1 ‥‥ ３２ ， １６ 第２ループの出力周波数 ‥‥８０〜１６０ＭＨｚ， ８０〜１４０ＭＨｚ 第２ループの周波数ステップ‥‥ ２ＭＨｚ ， １ＭＨｚ 分周数Ｒ2 ‥‥ ５ ， １０ なお、分周数Ｒ1をＲ1＝１６としても、（１／Ｎ1）分
周器７１の分周数Ｎ1はＮ1＝１６で、上記分周数Ｒ1と
同じであるので、位相雑音特性が劣化することはない。
比較周波数を、例えば、２．５〜５ＭＨｚと５〜８．７
５ＭＨｚとの２つの帯域に分けて位相比較するため、
（１／Ｒ1）分周器２１を固定分周器の切換えとし、
（１／Ｒ1）分周器２１の分周数を以下のように変更で
きるようにした。また、第２の位相同期ループ８２の出
力から第１の位相同期ループ８１の出力までの逓倍数は
（Ｎ1／Ｒ1）であるから、上記Ｒ1の変更に伴って上記
逓倍数（Ｎ1／Ｒ1）も変わる。したがって、第２の位相
同期ループ８２の周波数ステップも変更する必要があ
る。また、（１／Ｒ2）分周器２２の分周数Ｒ2も、上記
Ｒ1の変更に連動して以下のように変更する必要があ
る。 第１ループの位相比較周波数‥‥ ２．５〜５ＭＨｚ， ５〜８．７５ＭＨｚ 分周数Ｒ1 ‥‥ ３２ ， １６ 第２ループの出力周波数 ‥‥８０〜１６０ＭＨｚ， ８０〜１４０ＭＨｚ 第２ループの周波数ステップ‥‥ ２ＭＨｚ ， １ＭＨｚ 分周数Ｒ2 ‥‥ ５ ， １０ なお、分周数Ｒ1をＲ1＝１６としても、（１／Ｎ1）分
周器７１の分周数Ｎ1はＮ1＝１６で、上記分周数Ｒ1と
同じであるので、位相雑音特性が劣化することはない。
【００２９】このように、本実施の形態６の周波数シン
セサイザは、（１／Ｒ1）分周器２１を固定分周器の切
換えとし、分周数Ｒ1を変更できるようにするととも
に、（１／Ｒ2）分周器２２も固定分周器の切換えと
し、上記分周数Ｒ2を上記Ｒ1の変更に連動して変更でき
るようにしたので、電圧制御発振器の発振周波数帯域を
広げることなく、出力周波数を更に広帯域に可変できる
だけでなく、位相雑音特性を更に向上させることができ
る
セサイザは、（１／Ｒ1）分周器２１を固定分周器の切
換えとし、分周数Ｒ1を変更できるようにするととも
に、（１／Ｒ2）分周器２２も固定分周器の切換えと
し、上記分周数Ｒ2を上記Ｒ1の変更に連動して変更でき
るようにしたので、電圧制御発振器の発振周波数帯域を
広げることなく、出力周波数を更に広帯域に可変できる
だけでなく、位相雑音特性を更に向上させることができ
る
【００３０】なお、上記例では、（１／Ｒ1）分周器２
１と第２の位相同期ループ８２の（１／Ｒ2）分周器２
２とを、固定分周器の切換えとしたが、（１／Ｒ1）分
周器２１と（１／Ｒ2）分周器２２の一方または双方を
可変分周器としてもよい。また、上記分周数Ｒ1及び分
周数Ｒ2の値は、周波数シンセサイザの出力周波数範囲
や可変周波数ステップの値等により適宜設定することは
言うまでもない。
１と第２の位相同期ループ８２の（１／Ｒ2）分周器２
２とを、固定分周器の切換えとしたが、（１／Ｒ1）分
周器２１と（１／Ｒ2）分周器２２の一方または双方を
可変分周器としてもよい。また、上記分周数Ｒ1及び分
周数Ｒ2の値は、周波数シンセサイザの出力周波数範囲
や可変周波数ステップの値等により適宜設定することは
言うまでもない。
【００３１】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、局部発振周波数の信号を出力する第１の
電圧制御発振器を備えた第１の位相同期ループのの出力
を分周した信号と、基準信号に同期した第３の位相同期
ループの出力信号とを周波数混合した信号と、基準信号
に同期した第２の位相同期ループの出力を分周した信号
とを上記第１の位相同期ループの位相比較器により位相
比較し、この位相比較出力により上記第１の電圧制御発
振器を制御するようにしたので、各位相同期ループの分
周数を小さくすることができ、周波数シンセサイザの位
相雑音特性を大幅に改善することができる。
発明によれば、局部発振周波数の信号を出力する第１の
電圧制御発振器を備えた第１の位相同期ループのの出力
を分周した信号と、基準信号に同期した第３の位相同期
ループの出力信号とを周波数混合した信号と、基準信号
に同期した第２の位相同期ループの出力を分周した信号
とを上記第１の位相同期ループの位相比較器により位相
比較し、この位相比較出力により上記第１の電圧制御発
振器を制御するようにしたので、各位相同期ループの分
周数を小さくすることができ、周波数シンセサイザの位
相雑音特性を大幅に改善することができる。
【００３２】また、請求項２に記載の発明によれば、第
３の位相同期ループの分周器を固定分周器とし、第２の
位相同期ループの分周器を可変分周器としたので、出力
周波数を細かいステップで可変することができる。
３の位相同期ループの分周器を固定分周器とし、第２の
位相同期ループの分周器を可変分周器としたので、出力
周波数を細かいステップで可変することができる。
【００３３】請求項３に記載の発明によれば、上記第２
の位相同期ループから上記第１の位相同期ループの位相
比較周波数を得るための分周器の分周数に対して、上記
第１の位相同期ループの分周器の分周数を、同程度にす
るかあるいは小さくしたので第２の位相同期ループの可
変周波数ステップを大きくでき、位相雑音特性を向上さ
せることができる。
の位相同期ループから上記第１の位相同期ループの位相
比較周波数を得るための分周器の分周数に対して、上記
第１の位相同期ループの分周器の分周数を、同程度にす
るかあるいは小さくしたので第２の位相同期ループの可
変周波数ステップを大きくでき、位相雑音特性を向上さ
せることができる。
【００３４】請求項４に記載の発明によれば、第３の位
相同期ループに電圧制御水晶発振器を用いるとともに、
上記第３の位相同期ループの出力を第２の位相同期ルー
プの基準信号としたので、第３の位相同期ループの帯域
を狭帯域とすることができ、基準信号入力の雑音に対す
る第３の位相同期ループの耐雑音特性を向上させること
ができる。更に、第２の位相同期ループの耐雑音特性も
向上させることができるので、周波数シンセサイザとし
ての総合的な耐雑音特性を向上させることができる。
相同期ループに電圧制御水晶発振器を用いるとともに、
上記第３の位相同期ループの出力を第２の位相同期ルー
プの基準信号としたので、第３の位相同期ループの帯域
を狭帯域とすることができ、基準信号入力の雑音に対す
る第３の位相同期ループの耐雑音特性を向上させること
ができる。更に、第２の位相同期ループの耐雑音特性も
向上させることができるので、周波数シンセサイザとし
ての総合的な耐雑音特性を向上させることができる。
【００３５】請求項５に記載の発明によれば、第３の位
相同期ループに電圧制御水晶発振器を用いるとともに、
上記第３の位相同期ループの出力を分周した信号を第２
の位相同期ループの基準信号としたので、第３の位相同
期ループの耐雑音特性を向上させることができるととも
に、第２の位相同期ループの耐雑音特性も向上させるこ
とができる。
相同期ループに電圧制御水晶発振器を用いるとともに、
上記第３の位相同期ループの出力を分周した信号を第２
の位相同期ループの基準信号としたので、第３の位相同
期ループの耐雑音特性を向上させることができるととも
に、第２の位相同期ループの耐雑音特性も向上させるこ
とができる。
【００３６】請求項６に記載の発明によれば、第３の位
相同期ループの出力を、他の周波数シンセサイザの基準
信号としたので、１つの装置内に複数の発振器がある場
合に、基準信号入力の雑音に対する全ての発振器の耐雑
音特性を向上させることができ、装置全体の耐雑音特性
を向上させることができる。
相同期ループの出力を、他の周波数シンセサイザの基準
信号としたので、１つの装置内に複数の発振器がある場
合に、基準信号入力の雑音に対する全ての発振器の耐雑
音特性を向上させることができ、装置全体の耐雑音特性
を向上させることができる。
【００３７】請求項７に記載の発明によれば、第３の位
相同期ループ出力を分周した信号を、他の周波数シンセ
サイザの基準信号としたので、１つの装置内に複数の発
振器がある場合に、基準信号入力の雑音に対する全ての
発振器の耐雑音特性を向上させることができる。
相同期ループ出力を分周した信号を、他の周波数シンセ
サイザの基準信号としたので、１つの装置内に複数の発
振器がある場合に、基準信号入力の雑音に対する全ての
発振器の耐雑音特性を向上させることができる。
【００３８】請求項８に記載の発明によれば、第２の位
相同期ループの出力信号から第１の位相同期ループの位
相比較周波数を得るための分周器と、基準信号から上記
第２の位相同期ループの位相比較周波数を得るための分
周器とを可変としたので、電圧制御発振器の発振周波数
帯域を広げることなく、出力周波数を更に広帯域に可変
できるだけでなく、位相雑音特性を向上させることがで
きる。
相同期ループの出力信号から第１の位相同期ループの位
相比較周波数を得るための分周器と、基準信号から上記
第２の位相同期ループの位相比較周波数を得るための分
周器とを可変としたので、電圧制御発振器の発振周波数
帯域を広げることなく、出力周波数を更に広帯域に可変
できるだけでなく、位相雑音特性を向上させることがで
きる。
【図１】 本発明の実施の形態１に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図２】 本発明の実施の形態２に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図３】 本発明の実施の形態３に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図４】 本発明の実施の形態４に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図５】 本発明の実施の形態５に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図６】 本発明の実施の形態６に係わる周波数シンセ
サイザの構成を示すブロック図である。
サイザの構成を示すブロック図である。
【図７】 従来の周波数シンセサイザの構成を示すブロ
ック図である。
ック図である。
１０ 基準信号発振器、２１，２２，２３ 分周器、３
１，３２，３３ 位相比較器、４１，４２，４３ ルー
プフィルタ、５１，５２，５３ 電圧制御発振器、６１
周波数混合ミクサ、７１，７２，７３ 分周器、８１
第１の位相同期ループ、８２ 第２の位相同期ルー
プ、８３ 第３の位相同期ループ。
１，３２，３３ 位相比較器、４１，４２，４３ ルー
プフィルタ、５１，５２，５３ 電圧制御発振器、６１
周波数混合ミクサ、７１，７２，７３ 分周器、８１
第１の位相同期ループ、８２ 第２の位相同期ルー
プ、８３ 第３の位相同期ループ。
Claims (8)
- 【請求項１】 局部発振周波数の信号を出力する第１の
電圧制御発振器を備えた第１の位相同期ループと、基準
信号に同期した第２及び第３の位相同期ループとを有
し、上記第１の位相同期ループの出力を分周した信号と
上記第３の位相同期ループの出力信号とを周波数混合し
た信号と、上記第２の位相同期ループの出力を分周した
第１の位相同期ループの位相比較周波数を有する信号と
を、第１の位相同期ループの位相比較器により位相比較
し、この位相比較出力により上記第１の電圧制御発振器
を制御するようにしたことを特徴とする周波数シンセサ
イザ。 - 【請求項２】 第３の位相同期ループの分周器を固定分
周器とし、第２の位相同期ループの分周器を可変分周器
としたことを特徴とする請求項１記載の周波数シンセサ
イザ。 - 【請求項３】 第１の位相同期ループの分周器の分周数
を、第２の位相同期ループの出力から第１の位相同期ル
ープの位相比較周波数を得るための分周器の分周数と同
程度にするかあるいは小さく設定したことを特徴とする
請求項１記載の周波数シンセサイザ。 - 【請求項４】 第３の位相同期ループに電圧制御水晶発
振器を用いるとともに、上記第３の位相同期ループの出
力を第２の位相同期ループの基準信号としたことを特徴
とする請求項１記載の周波数シンセサイザ。 - 【請求項５】 第３の位相同期ループに電圧制御水晶発
振器を用いるとともに、上記第３の位相同期ループの出
力を分周した信号を第２の位相同期ループの基準信号と
したことを特徴とする請求項１記載の周波数シンセサイ
ザ。 - 【請求項６】 第３の位相同期ループの出力を、他の周
波数シンセサイザの基準信号としたことを特徴とする請
求項１記載の周波数シンセサイザ。 - 【請求項７】 第３の位相同期ループ出力を分周した信
号を、他の周波数シンセサイザの基準信号としたことを
特徴とする請求項１記載の周波数シンセサイザ。 - 【請求項８】 第２の位相同期ループの出力から第１の
位相同期ループの位相比較周波数を得るための分周器
と、基準信号から上記第２の位相同期ループの位相比較
周波数を得るための分周器とを可変としたことを特徴と
する請求項１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314360A JP2000151402A (ja) | 1998-11-05 | 1998-11-05 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314360A JP2000151402A (ja) | 1998-11-05 | 1998-11-05 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151402A true JP2000151402A (ja) | 2000-05-30 |
Family
ID=18052404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314360A Pending JP2000151402A (ja) | 1998-11-05 | 1998-11-05 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000151402A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005513852A (ja) * | 2001-12-14 | 2005-05-12 | エアロフレックス インターナショナル リミテッド | 低ノイズシンセサイザ |
-
1998
- 1998-11-05 JP JP10314360A patent/JP2000151402A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005513852A (ja) * | 2001-12-14 | 2005-05-12 | エアロフレックス インターナショナル リミテッド | 低ノイズシンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720688A (en) | Frequency synthesizer | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| JPH0795071A (ja) | 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ | |
| US6040738A (en) | Direct conversion receiver using single reference clock signal | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| KR100707221B1 (ko) | 광대역 주파수 합성기 | |
| JP2000151402A (ja) | 周波数シンセサイザ | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JP4348225B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2828766B2 (ja) | 周波数変換装置 | |
| JP3521889B2 (ja) | 周波数シンセサイザ | |
| JPH07336220A (ja) | 周波数シンセサイザ | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS61261926A (ja) | 周波数シンセサイザ | |
| JPH11266171A (ja) | 周波数変換装置 | |
| JPS62141816A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH03171822A (ja) | 周波数シンセサイザ | |
| JPH055207B2 (ja) | ||
| JPH07212135A (ja) | 位相同期型周波数変換装置 | |
| JPH08307255A (ja) | 位相同期発振器 | |
| JPH06244719A (ja) | 周波数シンセサイザ | |
| JPS62114331A (ja) | フエ−ズロツクル−プ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040624 |