JPS6175437A - Interruption processing system - Google Patents

Interruption processing system

Info

Publication number
JPS6175437A
JPS6175437A JP19727784A JP19727784A JPS6175437A JP S6175437 A JPS6175437 A JP S6175437A JP 19727784 A JP19727784 A JP 19727784A JP 19727784 A JP19727784 A JP 19727784A JP S6175437 A JPS6175437 A JP S6175437A
Authority
JP
Japan
Prior art keywords
mode
interruption
execution mode
interrupt
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19727784A
Other languages
Japanese (ja)
Inventor
Hiroyuki Tsujita
辻田 博之
Katsumi Kubo
久宝 克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19727784A priority Critical patent/JPS6175437A/en
Publication of JPS6175437A publication Critical patent/JPS6175437A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30189Instruction operation extension or modification according to execution mode, e.g. mode flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To maintain an old mode without requiring any mode by providing a data processor with plural interruption execution modes and initiating only interruption from a low-level execution mode to a high-level execution mode when interruption occurs. CONSTITUTION:When the execution mode in current operation is changed to another mode, registers 1 and 2 are stored with the current execution mode and old mode. Namely, if a microprogram is interrupted, the mode in operation is moved from the register 1 and held in a register 2 and the mode of interruption generation processing contents is held in the register 1. If there is an interruption factor, an interruption control part 7 compares the expected interruption mode with the current execution mode to allow the interruption when the former is higher in level than the latter or inhibit the interruption when not. When the expected interruption mode is higher in level than the current execution mode, the interruption is initiated, the contents of the register 1 are moved to the register 2, and the expected interruption mode is stored in the register 1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御方式のデータ処理装
置における割込み処理方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interrupt processing method in a data processing device using a microprogram control method.

マイクロプログラム制御方式のデータ処理装置は、機械
命令の機能を変更するのにハードウェアを変更せずにマ
イクロプログラムの変更のみで行われ、変更が容易であ
ると云う利点から数多く用いられている。しかも本デー
タ処理装置は、論理回路も簡素化され、信頼性が向上し
ている。
Microprogram control type data processing devices are widely used because the functions of machine instructions can be changed only by changing the microprogram without changing the hardware, and the changes are easy. Moreover, the logic circuit of this data processing device is simplified, and reliability is improved.

データ処理装置は上記マイクロプログラムをコントロー
ル・ストレージに格納している。データ処理装置の運用
効率を向上する上で、マイクロプログラムに対する割込
み処理が効率良く行われることが必要であり、従って効
率のよい割込み処理方式が要望されている。
The data processing device stores the above microprogram in a control storage. In order to improve the operational efficiency of data processing devices, it is necessary that interrupt processing for microprograms be performed efficiently, and therefore, an efficient interrupt processing method is desired.

〔従来の技術〕[Conventional technology]

上記したマイクロプログラム制御のデータ処理装置にお
いて、マイクロプログラムに対して割込みが発生すると
、割込み処理ルーチンの先頭でどの種類の割込み処理を
行うのかを示すフラグをセントする。このフラグによっ
て、現処理の状態を検知することが出来る。
In the microprogram-controlled data processing device described above, when an interrupt occurs to the microprogram, a flag indicating which type of interrupt processing is to be performed is sent at the beginning of the interrupt processing routine. This flag allows the status of the current process to be detected.

この割込み処理を行う際に、他の種類の割込みを禁止し
たい場合には、データ処理装置はマイクロ命令にマスク
ビットを設けるか、マスクレジスタを設けて、そこに禁
止の表示を行っている。又割込みの際の新旧状態情報の
アクセス等は記憶保護の対象外であり、この記憶保護の
対象外のものに対しては、非保護の指示をマイクロプロ
グラムが出して、アクセスを行う必要があった。即ち、
マイクロプログラムは割込み発生の際に保護、非保護を
対応する個所に一々指示する必要があった。
When performing this interrupt processing, if it is desired to prohibit other types of interrupts, the data processing device provides a mask bit in the microinstruction or a mask register, and displays prohibition there. Furthermore, access to new and old status information during an interrupt is not subject to memory protection, and it is necessary for the microprogram to issue a non-protection instruction to access information that is not subject to memory protection. Ta. That is,
When an interrupt occurs, the microprogram needs to instruct each corresponding part to be protected or unprotected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来の割込み処理方式は、他の種類の割り込みを禁
止したい場合、−々マイクロプログムがそれぞれの禁止
指示を行っており、マイクプログラム作成が煩雑である
ばかりでな(、マイクロ命令の中にマスクビットや、マ
スクレジスタを必要とする問題があった。
In the conventional interrupt processing method described above, when it is desired to disable other types of interrupts, each microprogram issues instructions for disabling each type of interrupt, which not only complicates the creation of a microphone program (but also requires masking in microinstructions). There was a problem with the need for bits and mask registers.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記問題点を解消したマイクロプログラム制
御のデータ処理装置の効率のよいマイクロプログラムの
割込み処理方式を提供するものである。その手段は、 
マイクロプログラムをコントロール・ストレージに格納
してなるデータ処理装置において、該データ処理装置に
複数の割込み実行モードを備え、現モードと割込み発生
時の旧モードとを格納する手段とを設け、割込み発生の
際に前記テーブルの下位の実行モードから上位実行モー
ドの移行を割込みに依って行い、前記上位実行モードか
ら前記下位実行モードの移行は現実行モードによって制
御し、前記旧モードを格納する手段をマイクロプログラ
ムにより読取り可能とした割込み処理方式によってなさ
れる。
The present invention provides an efficient microprogram interrupt processing method for a microprogram-controlled data processing device that solves the above-mentioned problems. The means is
In a data processing device in which a microprogram is stored in a control storage, the data processing device is provided with a plurality of interrupt execution modes, and is provided with means for storing the current mode and the old mode at the time of interrupt occurrence. In this case, the transition from the lower execution mode to the upper execution mode of the table is performed by an interrupt, the transition from the upper execution mode to the lower execution mode is controlled by the actual execution mode, and the means for storing the old mode is controlled by a microcontroller. This is done using an interrupt processing method that can be read by a program.

〔作用〕[Effect]

複数の割込み実行モードをデータ処理装置に備え、割り
込み発生の際に、下位レベルの実行モードから上レベル
の実行モードのみ割込みによって行い、旧モードを格納
する手段を読取り可能としたことによってなされる。
This is achieved by providing a data processing device with a plurality of interrupt execution modes, executing only the execution mode from the lower level to the upper level execution mode by interrupt when an interrupt occurs, and making the means for storing the old mode readable.

〔実施例〕〔Example〕

以下、図面を参照して本発明の一実施例を詳細に説明す
る。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は本発明にかかる割込み処理方式のブロック図、
第2図は本発明のフローチャートである。
FIG. 1 is a block diagram of an interrupt processing method according to the present invention,
FIG. 2 is a flow chart of the present invention.

データ処理装置は処理内容に対してそれぞれモードが規
定されている。(モードと処理内容とに付いては後述す
る)現在運用されている実行モードが他のモードに移行
される場合に、現実行モードと旧モードを格納する手段
としてレジスタ1と2とが設けである。即ち、マイクロ
プログラムに対して割込みが発生すると、運用中のモー
ドはレジスタ1から移行され、レジスタ2に保持され、
割込み発生処理内容のモードがレジスタ1に保持される
Each data processing device has a mode defined for each processing content. (Modes and processing details will be described later) Registers 1 and 2 are provided as a means to store the actual execution mode and old mode when the currently operated execution mode is transferred to another mode. be. That is, when an interrupt occurs to the microprogram, the operating mode is transferred from register 1 and held in register 2,
The mode of the interrupt generation processing content is held in register 1.

コントロール・ストレージのマイクロプログラムを呼出
すアドレスを保持するアドレスレジスタ3のアドレスで
コントロールストレージ4を検索する。なお、表のレベ
ルは数字の少ない方が高位である。
The control storage 4 is searched with the address of the address register 3 which holds the address for calling the control storage microprogram. Note that the lower the number, the higher the level in the table.

表 割込み原因が存在すると、割込制御部7は、その原因に
より割込むべきモードと現実行モードを比較し、割込む
べきモードが現実行モードより高位の場合割込みは発生
し、現実行モードより低位の場合割込みは発生しない。
If a table interrupt cause exists, the interrupt control unit 7 compares the mode in which the interrupt should be made and the actual execution mode depending on the cause, and if the mode to be interrupted is higher than the actual execution mode, an interrupt occurs, and If it is low, no interrupt will occur.

割込むべきモードが現実行モードより高位の場合、割込
みは発生し現実行モードレジスタ1の内容は旧モードレ
ジスタ2に移され、現実行モードレジスタ1には新たに
割込むべきモードが入れられる。同時にアドレスレジス
タ3には割込処理の先頭アドレスが入れられる。このよ
うに実行モードのレベルにより割込みを制御しているの
でマスクを必要としない。
If the mode to be interrupted is higher than the actual mode, an interrupt is generated, the contents of the actual mode register 1 are transferred to the old mode register 2, and the new mode to be interrupted is placed in the actual mode register 1. At the same time, the start address of the interrupt process is entered into the address register 3. Since interrupts are controlled according to the execution mode level in this way, no masking is required.

記憶保護等の実行条件は、実行条件制御部8において、
現実行モードを参照し、例えばレベル9の場合保護対象
とし、レベルO〜8の場合保護対象としないといったよ
うに制御する。
Execution conditions such as memory protection are determined by the execution condition control unit 8.
With reference to the actual execution mode, control is performed such that, for example, level 9 is treated as a protection target, and levels O to 8 are not protected.

この実行条件制御部8を記憶装置で実現する方法を第2
図によって説明する。現実行モードをアドレスとする記
憶装置9を設け、その出力各ビットで記憶保護等の機能
を制御する。記憶装置9の場合電源投入直後、内容が不
定であるためマイクロプログラムで初期設定しなければ
ならないが、必要な場合、その内容をマイクロプログラ
ムで変更し得ると云う柔軟性をも有している。
A method for realizing this execution condition control section 8 using a storage device is explained in the second section.
This will be explained using figures. A storage device 9 whose address is the actual execution mode is provided, and each output bit of the storage device 9 controls functions such as storage protection. In the case of the storage device 9, the contents are undefined immediately after the power is turned on and must be initialized using a microprogram, but it also has the flexibility of being able to change the contents using a microprogram if necessary.

なお、実行条件制御部で制御する対象は、記憶保護に限
定されず、レベルに応じて異なった制御を必要とする対
象すべてに通用することができる。
Note that the target to be controlled by the execution condition control unit is not limited to memory protection, and can be applied to any target that requires different control depending on the level.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、マイクロプログラ
ムに対する割込みに、マスクを必要としないものとなり
効率が向上し、マイクロプログラムの作成が容易になる
と共に、旧モードも保存され、この旧モードはマシンチ
ェック発生の際の原因探求に利用でき、装置の運用障害
を解析する上で利点の多いものとなる。
As explained above, according to the present invention, interrupts to microprograms do not require masks, improving efficiency, making it easier to create microprograms, and preserving the old mode. It can be used to investigate the cause when a check occurs, and has many advantages in analyzing equipment operational failures.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかる割込み処理方式のブロック図、 第2図は実行条件を記憶装置により行う場合のブロック
図である。 図において、lと2はレジスタ、4はコントロールスト
レージをそれぞれ示す。
FIG. 1 is a block diagram of an interrupt processing method according to the present invention, and FIG. 2 is a block diagram when execution conditions are determined by a storage device. In the figure, l and 2 represent registers, and 4 represents control storage, respectively.

Claims (2)

【特許請求の範囲】[Claims] (1)マイクロプログラムをコントロール・ストレージ
に格納してなるデータ処理装置において、該データ処理
装置に複数の割込み実行モードを備えると共に、現モー
ドと割込み発生時の旧モードとを格納する手段とを設け
、割込み発生の際に下位の実行モードから上位実行モー
ドの移行を割込みに依って行い、前記上位実行モードか
ら前記下位実行モードの移行は現実行モードのマイクロ
プログラムによって行い、実行条件を現実行モードによ
って制御することを特徴とする割込み処理方式。
(1) In a data processing device in which a microprogram is stored in a control storage, the data processing device is provided with a plurality of interrupt execution modes and means for storing the current mode and the old mode at the time of occurrence of the interrupt. When an interrupt occurs, the transition from the lower execution mode to the higher execution mode is performed by the interrupt, and the transition from the upper execution mode to the lower execution mode is performed by a microprogram in the actual execution mode, and the execution conditions are set in the actual execution mode. An interrupt processing method characterized by control.
(2)前記実行条件を現実行モードによって制御する方
法において、現実行モードをアドレスとし、実行条件を
格納する記憶手段を設け、該記憶手段をマイクロプログ
ラムにより初期設定及び変更可能としたことを特徴とす
る特許請求範囲第1項記載の割込み処理方式。
(2) The method for controlling the execution conditions by the actual execution mode is characterized in that the actual execution mode is used as an address, storage means for storing the execution conditions is provided, and the storage means can be initialized and changed by a microprogram. An interrupt processing method according to claim 1.
JP19727784A 1984-09-19 1984-09-19 Interruption processing system Pending JPS6175437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19727784A JPS6175437A (en) 1984-09-19 1984-09-19 Interruption processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19727784A JPS6175437A (en) 1984-09-19 1984-09-19 Interruption processing system

Publications (1)

Publication Number Publication Date
JPS6175437A true JPS6175437A (en) 1986-04-17

Family

ID=16371784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19727784A Pending JPS6175437A (en) 1984-09-19 1984-09-19 Interruption processing system

Country Status (1)

Country Link
JP (1) JPS6175437A (en)

Similar Documents

Publication Publication Date Title
CA1200913A (en) Data processing system with virtual machines
US3940744A (en) Self contained program loading apparatus
KR920003044B1 (en) Control system for guest execution of virtual computer system
JPS5911921B2 (en) numerical control device
JPS6175437A (en) Interruption processing system
JPS60159948A (en) Instruction exception processing system
GB2527643A (en) Security domain prediction
JPH0646380B2 (en) Information processing equipment
JP3471388B2 (en) Auxiliary processing unit
JPS60105043A (en) Information processing system
JPH056280A (en) Interruption control system
JPS6220034A (en) Program status word switching control system
JPS62221736A (en) Virtual computer system
JPS63120336A (en) Switching system for memory access mode
JPS60105048A (en) Microprogram control system
JPS60193046A (en) Detecting system for instruction exception
JPS6118224B2 (en)
JPS6010342A (en) Reload control system of general-purpose register
JPS6083149A (en) Computer
JPH01319863A (en) Vector mask control system
JPH04137138A (en) Information processor
JPH0721768B2 (en) Information processing equipment
JPS62259139A (en) Microprogram controller
JPH071478B2 (en) Micro program controller
JPS59200346A (en) Microprogram controller