JPS60159948A - Instruction exception processing system - Google Patents
Instruction exception processing systemInfo
- Publication number
- JPS60159948A JPS60159948A JP1341284A JP1341284A JPS60159948A JP S60159948 A JPS60159948 A JP S60159948A JP 1341284 A JP1341284 A JP 1341284A JP 1341284 A JP1341284 A JP 1341284A JP S60159948 A JPS60159948 A JP S60159948A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- exception handling
- code
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は情報処理装置における命令の例外処理方式に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an instruction exception handling method in an information processing device.
一般に情報処理装置において、記憶装置から読み出され
て実行される命令はその動作を規定するオペレーション
コードフィールドを含んでおシ。Generally, in an information processing device, an instruction read from a storage device and executed includes an operation code field that defines its operation.
ある確立したアーキテクチャを実現するためには各オペ
レーションコードに対応する命令の動作は厳密に規定さ
れていることが必要である。In order to implement a certain established architecture, it is necessary that the operations of instructions corresponding to each operation code be strictly defined.
一方、ある種の情報処理装置においては仮想計算機と呼
ばれる機能を有するものがあって、アーキテクチャの異
なる情報処理装置の動作をシミュレートしたシ、あるい
は実際には１台のマシンしか存在しないのに使用者から
見ると仮想的に複数のマシンや複数のオペレーティング
ソフトウェアが存在するかのごとく動作することが可能
となっている。このような仮想マシンにおいては、上述
Ｌｆようなオペレーションコードによって規定される命
令動作を仮想マシンの条件に合わせて変更することが必
要となる。その理由は、異なるアーキテクチャのシミー
レートの場合は明らかであろうし、また複数の仮想マシ
ンを実現する場合でも実マシン上に物理的に１つしかな
いような装置や領域をアクセスしたシする入出力要求の
命令などは本来の規定動作だけでは所望の結果を得られ
ないからである。On the other hand, some types of information processing equipment have a function called a virtual machine, which simulates the operation of information processing equipment with a different architecture, or is used even though only one machine actually exists. From a person's perspective, it is now possible to operate as if multiple machines and multiple operating software virtually exist. In such a virtual machine, it is necessary to change the command operation defined by an operation code such as Lf described above in accordance with the conditions of the virtual machine. The reason for this is obvious in the case of simulating rates of different architectures, and even when multiple virtual machines are implemented, I/O requests that access a device or area that is physically only one on the real machine This is because the desired results cannot be obtained with only the original prescribed operations for the commands.
上記のように、ある特定のオペレーションコードの命令
が、仮想マシンとして処理実行中の状態で検出されたと
きに１例外的な特殊処理をするだめの方法としては、従
来次のようなものがあった第一の方法は、仮想マシンの
ような特定のモード下で特殊命令が出現した場合には、
ただちに、これをプログラム例外として上位のオペレー
ティングソフトウェアに報告するというものである。オ
ペレーティングソフトウェアは報告されたプログラム例
外が、命令動作シミーレートを要求するものであるか否
かを判定し、そである場合はプログラム例外の原因とな
った命令を読み出してきて。As mentioned above, there are conventional methods for performing exceptional special processing when a specific operation code instruction is detected while the virtual machine is executing processing. The first method is that when a special instruction appears under a specific mode such as a virtual machine,
This is immediately reported to the higher-level operating software as a program exception. The operating software determines whether the reported program exception requires a shimmy rate of instruction operation, and if so, reads the instruction that caused the program exception.
その内容に応じたシミーレートを行なう。A shimmy rate is performed according to the content.
この方法の場合、ソフトウェアによるシミュレートの処
理は柔軟な対処が可能であるが、プログラム例外が起き
てソフトウェアがそれに対応するまでの動作上のオーバ
ヘッドがかなシ大きくなシ。In this method, simulation processing by software can be handled flexibly, but the operational overhead required until a program exception occurs and the software responds to it is significant.
性能面の問題がある。There are performance issues.
第二の方法は、第一の方法と違ってプログラム例外を起
こさないようにして、特定命令の仮想マシンモード下で
の動作をあらかじめ情報処理装置のハードウェアあるい
はマイクロプログラムに組み込んでおく方法である。こ
の方法によれば、性能上は無駄なソフトウェア動作がな
くなるだけ２条件が良くなる。ただし、逆に融通性を失
ってしまい２幅広い目的を持った仮想計算機を実現する
には有効でない。The second method, unlike the first method, is to prevent program exceptions from occurring and to incorporate the operation of specific instructions in virtual machine mode into the hardware or microprogram of the information processing device in advance. . According to this method, two conditions are improved in terms of performance as unnecessary software operations are eliminated. However, it loses flexibility and is not effective in realizing a virtual computer with a wide range of purposes.
本発明の目的は、情報処理装置において特定の特殊例外
処理条件の下では命令の通常動作のかわシに、自動的に
記憶装置上のあらかじめ設定された命令ルーチンへの分
岐を可能とし、しかもこの分岐先アドレスの決定には命
令のオペレーションコードの情報も関連させることによ
シ、ソフトウェアで命令の判定等の処理をすることなく
、仮想計算機の機能の実現やソフトウェアの評価を可能
とした命令例外処理方式を提供することにある。An object of the present invention is to enable an information processing device to automatically branch to a preset instruction routine on a storage device under certain special exception handling conditions, instead of the normal instruction operation. By associating the operation code information of the instruction with the determination of the branch destination address, instruction exceptions enable the realization of virtual machine functions and the evaluation of software without the need for processing such as instruction judgment in software. The purpose is to provide a processing method.
本発明によれば、特殊例外処理不要モードと複数レベル
からなる特殊例外処理モードとのうちのいずれかを、動
作指定モードとして設定可能な動作指定モード部を有し
、動作を規定するオペレーションコードフィールドと、
該動作に必要なデータの指定をするオペランド指定フィ
ールドとを含む命令語を、記憶装置から順次読み出して
、動作指定モード部の動作指定モードに従って、実行す
モードが特殊例外処理不要モードである場合は。According to the present invention, there is provided an operation specification mode section that can set either a special exception handling unnecessary mode or a special exception handling mode consisting of multiple levels as an operation specification mode, and an operation code field that specifies the operation. and,
If the execution mode is a mode that does not require special exception handling, sequentially read instruction words including an operand specification field that specifies data necessary for the operation from the storage device, and according to the operation specification mode of the operation specification mode section. .
前記記憶装置から読み出された命令語のオペレーション
コードによって規定される動作を実行し。Execute the operation specified by the operation code of the instruction word read from the storage device.
前記動作指定部の動作指定モードが特殊例外処理モード
である場合は、前記記憶装置から読み出されり命令語の
オペレーションコードをチェックし前記特殊例外処理モ
ードの各レベルに対応してあらかしめ定められた特殊例
外処理対象命令でなければそのオペレーションコードに
よって規定される動作を実行し、該特殊例外処理対象命
令である場合には、そのオペレーションコードの規定す
る動作の実行を抑止するとともに、あらかじめ定められ
た。ソフトウェアが必要とする情報を前記記憶装置に格
納し、オペレーションコ・−ドの情報と。When the operation designation mode of the operation designation section is the special exception handling mode, the operation code of the instruction word read from the storage device is checked and the operation code is predetermined corresponding to each level of the special exception handling mode. If the instruction is not a special exception handling target instruction, the operation specified by the operation code is executed, and if the instruction is a special exception handling target instruction, execution of the operation specified by the operation code is suppressed, and the predetermined operation is executed. Ta. Information required by the software is stored in the storage device, including operation code information.
特殊例外処理モードのレベルと、あらかじめソフトウェ
アによって定められたベースアドレスとに基づいて決定
されるアドレスを生成し、前記記憶装置の前記生成アド
レスに格納されている命令への無条件分岐動作を実行し
、これによって命令の特殊例外処理をソフトウェアに通
知して処理させることを特徴とする命令例外処理方式が
得られる。Generates an address determined based on the level of the special exception handling mode and a base address predetermined by software, and executes an unconditional branch operation to an instruction stored at the generated address in the storage device. This provides an instruction exception handling method characterized by notifying special exception handling of an instruction to software and causing it to handle it.
次に１本発明の実施例について１図面を参照しながら詳
細に説明する。Next, one embodiment of the present invention will be described in detail with reference to one drawing.
第１図を参照すると２本発明の一実施例による命令例外
処理方式における記憶装置上のデータの配置及び各種ポ
インタなどが概念的に示されている。第１図において、
記憶装置１から、命令Ｉインタ２によって指定され読み
出された命令語３は。Referring to FIG. 1, there is conceptually shown the arrangement of data on a storage device, various pointers, etc. in an instruction exception handling method according to an embodiment of the present invention. In Figure 1,
The instruction word 3 specified by the instruction I interface 2 and read out from the storage device 1 is as follows.
動作指定モード部４の動作指定モードに従って。According to the operation specification mode of the operation specification mode section 4.
第２図のフローチャートに示すような手順で処理される
。この処理を実現するのは、結線論理で完全な・・−ド
ウエア制御でも可能であるし、あるいはマイクロプログ
ラム制御によっても可能であろうＯ
ここではまず、実マシンの命令動作と一部異なった命令
レバートリーを有する仮想的なマシンをシミーレートす
る場合を考える。Processing is performed according to the procedure shown in the flowchart of FIG. This process can be achieved by complete wired logic...--it may also be possible by hardware control, or it may also be possible by microprogram control. Consider the case of simulating a virtual machine with a reversible tree.
記憶装置ｌのうち、仮想マシンを管理するだめのモニタ
用オペレーティングソフトウェア（ＶＭＭと呼ぶ）は第
１図に示すｉｂの領域を専有しておシ、仮想マシン上の
オペレーティングソフトウェア（ＶＭＯ８と呼ぶ）及び
その下で動くジョブグロダラムには残シの１８の領域が
与えられているとする。ＶＭＭはまず実マシン上で、仮
想マシン起動のだめの資源の割当て、動作指定モード部
４への仮想マシンレベルの設定を行なう。本実施例では
。In the storage device l, the monitor operating software (called VMM) that is used to manage virtual machines exclusively occupies the ib area shown in Figure 1, and the operating software on the virtual machines (called VMO8) and It is assumed that 18 remaining areas are given to the job Grodaram that runs under it. The VMM first allocates resources for starting the virtual machine and sets the virtual machine level to the operation specification mode section 4 on the real machine. In this example.
動作指定モード部４の動作指定モードは３ビツトからな
シ、モード”ｏｏｏ”は実マシン動作モード。The operation specification mode of the operation specification mode section 4 is 3 bits, and the mode "ooo" is the actual machine operation mode.
モー ）’ ”００１” 、 ”０１０” 、 ”０１
１”、 ・、 ”１１０”、”１１１”はそれぞれ仮想
マシンの機能に応じたレベルを表わすこととする。すな
わち、”０００”以外のモードは特殊例外処理モードに
対応し、また動作指定モード部４が” ｏ ｏ ｏ ”
の実マシン動作モードとは、即ち特殊例外処理不要であ
るような唯一の状態を意味する。動作指定モード部４が
特殊例外処理モードの場合にはモードに対して、あらか
じめ定められたオ被し−ションコードをもつ一部の命令
が特殊例外処理の対象となる。どの命令を特殊例外処理
の対象とするかは、たとえば情報処理装置内の制御用回
路にあらかじめ組み込んでおくことも可能だし、その登
録をソフトウェアの命令によって変更する方法も考えら
れる。``001'', ``010'', ``01''
1", . . ., "110", and "111" each represent a level according to the function of the virtual machine. In other words, modes other than "000" correspond to special exception handling modes, and operation specification mode sections. 4 is “o o o”
The real machine operating mode means the only state in which special exception handling is not required. When the operation designation mode section 4 is in the special exception handling mode, some instructions having a predetermined option code for the mode are subject to special exception handling. Which instructions are to be subjected to special exception handling may be pre-installed, for example, in a control circuit within the information processing device, or the registration may be changed by software instructions.
さて第２図のフローチャートで示すように、ステップ１
で記憶装置１からの命令３の読み出しが行なわれる。こ
の記憶装置１から読み出された命令３は、ステップＳ２
及びステ、ゾＳ４でまずそのオペレーションコードで規
定される動作をそのまま許すかどうかがチェックされる
。命令語３は第３図に示すように、オペレーションコー
ド指定フィールド３ａとオペランド指定フィールド３ｂ
を含んでおシ、このうちオペレーションコード指定フィ
ールド３ａの内容がステップ４においてチェックの対象
となる部分である。特殊例外処理モードでない、つま多
動作指定モード４がｕｏｏｏ”の場合は、オペレーショ
ンコード規定動作の実行が許可される（ステップＳ ３
’）。これは通常ＶＭＭが使用するモードである。動
作指定モード４が１０００″′以外の場合は、オペレー
ションコード指定フィールド３ａの内容が具体的にチェ
ックされ（ステップＳ４）、その結果に従ってステラｆ
Ｓ３ｔＢるいはステラ７６Ｓ５のいずれかに進む。ステ
ップＳ５に進ムのは、オ被し−ションコードに対する実
マシンの動作と仮想マシンの動作が異なる命令のときで
アシ、仮想マシンの期待するのと等価の動作を実マシン
１で実現するため■■側に準備されているシミュレーシ
ョンルーチンを実行する必要があるからである。まずス
テップＳ５ではオペレージコンコード３ａで規定される
動作、即ち動作指定モード４が′０００”の場合に行な
う動作を抑止し。Now, as shown in the flowchart in Figure 2, step 1
The instruction 3 is read out from the storage device 1 at step 1. The instruction 3 read from this storage device 1 is processed in step S2.
In step S4, it is first checked whether the operation specified by the operation code is allowed as is. As shown in FIG. 3, the instruction word 3 has an operation code specification field 3a and an operand specification field 3b.
The content of the operation code designation field 3a is the part to be checked in step 4. If the multi-operation specification mode 4 is "uooo", which is not the special exception handling mode, execution of the operation code specified operation is permitted (step S3
'). This is the mode normally used by the VMM. If the operation specification mode 4 is other than 1000'', the contents of the operation code specification field 3a are specifically checked (step S4), and according to the result, the Stella f
Proceed to either S3tB or Stella 76S5. The reason for proceeding to step S5 is when the actual machine's behavior and the virtual machine's behavior in response to the instruction code are different, and in order to realize the behavior equivalent to that expected by the virtual machine on the real machine 1. This is because it is necessary to execute the simulation routine prepared on the ■■ side. First, in step S5, the operation specified by the operating code 3a, that is, the operation performed when the operation designation mode 4 is '000'' is suppressed.
ステップＳ６ではＶＭＭが必要とする情報を記憶装置に
格納する。ここで格納する情報の中には、現在実行しよ
うとしている命令の命令ポインタ２の内容や、動作指定
モード４の内容が含まれる。これらの情報は、 ＶＭＩ
ＩＩＩで実マシン動作モードでのシミーレージロン動作
を完了後、再びＶＭＯ８の下のジョブプログラムへ復帰
して処理を続行するために利用される。ステップＳ７で
は第３図に示すような計算をすることによｐ 、 ＶＭ
Ｍ内シミュレーションルーチン５のどの番地の命令へ分
岐するかを決定する。本実施例ではオペレーションコー
ド指定フィールド３ａが８ビツト、動作指定モード４カ
玉３ビツト、そしてシミュレーションル−チン５の開始
ペースアドレス６が１６ビツトの幅を有シているとする
。第３図の例では、オペレーションコード指定フィール
ド３ａの下位に４ビツトの０”。In step S6, information required by the VMM is stored in the storage device. The information stored here includes the contents of the instruction pointer 2 of the instruction currently being executed and the contents of the operation designation mode 4. This information is available from VMI
After completing the shimmy regiron operation in the real machine operation mode in III, it is used to return to the job program under VMO8 and continue processing. In step S7, p and VM are calculated by performing calculations as shown in FIG.
It is determined to which address of the M simulation routine 5 the instruction should be branched. In this embodiment, it is assumed that the operation code designation field 3a has a width of 8 bits, the operation designation mode has 4 bits and 3 bits, and the start pace address 6 of the simulation routine 5 has a width of 16 bits. In the example shown in FIG. 3, there are 4 bits of 0'' in the lower part of the operation code designation field 3a.
動作指定モード４の下位に１２ピツ）の０”を付加して
、これらをペースアドレス６に加算して特定モード下で
の特定オペレーションコードの命令のシミュレーション
ルーチン５ａの入ロヲ求メる。■個では前もってこれに
対応するアドレス位置にシミュレーション実現のだめの
命令シーケンスを準備している。たとえば、オペレーシ
ョンコード３ａ、動作モード４．ペースアドレス６の内
容が１６進表示で“ＦＯ”、′４″及び“００ＡＯ”で
あるとシミュレーションルーチン５ａの入口アドレスは
、 ”ＦＯＯ” 十”４０００″’ ＋ ”、００八〇
”の和つまシ“４ＦＡＯ”番地となシ、ここから１６語
分は特定オペレーションコードの命令のシミュレーショ
ン用命令シーケンス領域として使用できる。勿論、１６
語以下でシミュレートできる命令もあってよいし、逆に
１７語以上が必要な場合は、不足の命令語用領域を別に
準備してもよい。Add 12 bits) of 0'' to the lower part of operation specification mode 4, add these to pace address 6, and request to enter the simulation routine 5a of the instruction of the specific operation code under the specific mode. For example, operation code 3a, operation mode 4, and the contents of pace address 6 are written in hexadecimal notation as "FO,"'4," and ". 00AO'', the entrance address of the simulation routine 5a is ``FOO''10''4000'' + '', 0080'', which is the address ``4FAO'', and the 16 words from here are the specific operation code. It can be used as an instruction sequence area for instruction simulation. Of course, 16
There may be commands that can be simulated using fewer words, or conversely, if 17 or more words are required, a separate area for the insufficient command words may be prepared.
このようにして、ステップＳ７でめたアドレスはステッ
プＳ８での無条件分岐の分岐先アドレスとなシ２分岐動
作が実行されるところまでは。In this way, the address determined in step S7 becomes the branch destination address of the unconditional branch in step S8 until the second branch operation is executed.
まったくソフトウェアの介入なしで自動的に行なわれる
。ソフトウェア（ＶＭＭ ）はシミュレーション用ルー
チンを準備しておくだけでよく、またこの仮想マシンの
動作はシミュレーション用ルーチンを手直しするだけで
容易に変更できるので、完全にハードウェア化された仮
想マシン方式よシ融通性に富み、またソフトウェアでわ
ざわざ命令のオペレーションコードや仮想マシンの動作
モードをテストすることも必要ないので、シミュレーシ
ョン時の無駄なオーバヘッドによる性能低下も少くでき
る。This is done automatically without any software intervention. The software (VMM) only needs to prepare simulation routines, and the behavior of this virtual machine can be easily changed just by modifying the simulation routines. It is highly flexible, and since it is not necessary to test instruction operation codes or virtual machine operating modes using software, performance degradation due to unnecessary overhead during simulation can be minimized.
上記実施例では主に仮想計算機システムを念頭において
説明をしたが、たとえば、仮想計算機として使用する場
合でなくても、ある特定の命令が出現したときだけ仮に
それをソフトウェアに通知したシ、または機能拡張の評
価をするために一時的に従来とは異なる動作をさせてみ
たいときなどにも有効に利用出来不方式である。Although the above embodiment was mainly explained with a virtual computer system in mind, for example, even if it is not used as a virtual computer, it may be possible to use a system or a function that temporarily notifies software only when a certain instruction appears. This method cannot be used effectively when you want to temporarily perform a different operation than before to evaluate an extension.
また上記実施例ではシミュレーションルーチン５ａのア
ドレスをめる際にオペレーションコード３ａを単純な加
算９人力として用いたが、これを適当にデコードして縮
退したコードにするならハ、シミーレーションルーチン
５の全体ノ容量ハさらに減らすこともできる。In addition, in the above embodiment, operation code 3a was used as a simple addition 9 when calculating the address of simulation routine 5a, but if this is decoded appropriately and made into a degenerate code, then the entire simulation routine 5 can be The capacity can also be further reduced.
本発明には２以上説明したように命令のオペレーション
コードに基づいた自動的な分岐動作を可能とすることに
よシ、とくに仮想計算機などの命令例外処理を効率良く
実現出来るという効果がある。As described above, the present invention has the advantage that by enabling automatic branching based on the operation code of an instruction, it is possible to efficiently implement instruction exception handling, especially in a virtual machine.
第１図は本発明の一実施例による命令例外処理方式にお
ける記憶装置上のデータの配置及び各種ポインタなどの
概念を示す図であシ、第２図は本発明の一実施例による
命令例外処理方式における処理手順の概略を示すフロー
チャートであシ、また第３図は本発明の一実施例による
命令例外処理方式におけるアドレス生成の方法を説明す
る図である。
１・・・記憶装置、２・・・命令ポインタ、３・・・命
令語。
４・・・動作指定モード部、５・・・シミュレーション
ル−チン格納領域、６・・・シミュレーションル−チン
ポインタ０
第１図
弗２図FIG. 1 is a diagram showing the concept of data arrangement on a storage device and various pointers in an instruction exception handling method according to an embodiment of the present invention, and FIG. 2 is a diagram showing an instruction exception handling method according to an embodiment of the present invention. FIG. 3 is a flowchart showing an outline of the processing procedure in the method, and FIG. 3 is a diagram illustrating an address generation method in the instruction exception handling method according to an embodiment of the present invention. 1...Storage device, 2...Instruction pointer, 3...Instruction word. 4...Operation specification mode section, 5...Simulation routine storage area, 6...Simulation routine pointer 0 Figure 1 弗 2
Claims (1)
、動作を規定するオペレージロンコードフィールドと、
該動作に必要なデータの指定をするオペランド指定フィ
ールドとを含む命令語を、記憶装置から順次読み出して
、動作指定モード部の動作指定モードに従って実行する
情報処理装置を備え。 該情報処理装置は、前記動作指定部の動作指定モードが
特殊例外処理不要モードである場合は。 前記記憶装置から読み出された命令語のオペレーション
コードによって規定される動作を実行し。 前記動作指定部の動作指定モードが特殊例外処理モード
である場合は、前記記憶装置から読み出された命令語の
オペレーションコードをチェクし。 前記特殊例外処理モードの各レベルに対応してあらかじ
め定められた特殊例外処理対象命令でなければそのオペ
レーションコードによって規定される動作を実行し、該
特殊例外処理対象命令である場合には、そのオペレージ
ロンコードの規定する動作の実行を抑止するとともに、
あらかじめ定められた。ソフトウェアが必要とする情報
を前記記憶装置に格納し、オペレーションコードの情報
と特殊例外処理モードのレベルと、あらかじめソフトウ
ェアによって定められたペースアドレスとに基づいて決
定されるアドレスを生成し、前記記憶装置の前記生成ア
ドレスに格納されている命令への無条件分岐動作を実行
し、これによって命令の特殊例外処理をソフトウェアに
通知して処理させることを特徴とする命令例外処理方式
。[Claims] An operation code field that includes an operation specification mode section that can be set as an operation specification mode, and that specifies the operation;
The information processing apparatus includes an information processing device that sequentially reads instruction words including an operand specification field for specifying data necessary for the operation from a storage device and executes them according to an operation specification mode of an operation specification mode section. In the information processing apparatus, when the operation specification mode of the operation specification section is a special exception handling unnecessary mode. Execute the operation specified by the operation code of the instruction word read from the storage device. When the operation designation mode of the operation designation section is a special exception handling mode, the operation code of the instruction word read from the storage device is checked. If the instruction is not a special exception handling target instruction predetermined corresponding to each level of the special exception handling mode, the operation specified by the operation code is executed, and if it is the special exception handling target instruction, the operation is executed. In addition to suppressing the execution of the actions prescribed by the Giron Code,
predetermined. storing information required by the software in the storage device, generating an address determined based on operation code information, the level of the special exception handling mode, and a pace address predetermined by the software; An instruction exception handling method characterized by executing an unconditional branch operation to the instruction stored at the generated address of the instruction exception handling method, thereby notifying software of special exception handling of the instruction and causing the software to process it.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341284A JPS60159948A (en) | 1984-01-30 | 1984-01-30 | Instruction exception processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341284A JPS60159948A (en) | 1984-01-30 | 1984-01-30 | Instruction exception processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60159948A true JPS60159948A (en) | 1985-08-21 |
Family
ID=11832417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341284A Pending JPS60159948A (en) | 1984-01-30 | 1984-01-30 | Instruction exception processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159948A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334642A (en) * | 1986-07-29 | 1988-02-15 | Nec Corp | Information processor |
| JPS6334641A (en) * | 1986-07-29 | 1988-02-15 | Nec Corp | Information processor |
| JPS63147236A (en) * | 1986-12-10 | 1988-06-20 | Nec Corp | Information processor |
| US4887202A (en) * | 1985-07-31 | 1989-12-12 | Hitachi, Ltd. | Input-output control method in a virtual machine system |
| JPH01310442A (en) * | 1988-06-08 | 1989-12-14 | Nec Corp | Microcomputer |
| JPH0512005A (en) * | 1991-07-02 | 1993-01-22 | Nec Corp | Information processor |
| JP2013535063A (en) * | 2010-06-24 | 2013-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Computer-implemented method, computer system, and computer program for blocking certain instructions from being executed by a processor |
| US9851969B2 (en) | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
-
1984
- 1984-01-30 JP JP1341284A patent/JPS60159948A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887202A (en) * | 1985-07-31 | 1989-12-12 | Hitachi, Ltd. | Input-output control method in a virtual machine system |
| JPS6334642A (en) * | 1986-07-29 | 1988-02-15 | Nec Corp | Information processor |
| JPS6334641A (en) * | 1986-07-29 | 1988-02-15 | Nec Corp | Information processor |
| JPS63147236A (en) * | 1986-12-10 | 1988-06-20 | Nec Corp | Information processor |
| JPH01310442A (en) * | 1988-06-08 | 1989-12-14 | Nec Corp | Microcomputer |
| JPH0512005A (en) * | 1991-07-02 | 1993-01-22 | Nec Corp | Information processor |
| JP2013535063A (en) * | 2010-06-24 | 2013-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Computer-implemented method, computer system, and computer program for blocking certain instructions from being executed by a processor |
| US9851969B2 (en) | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US10521231B2 (en) | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| US10664269B2 (en) | 2010-06-24 | 2020-05-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US11086624B2 (en) | 2010-06-24 | 2021-08-10 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| US11188326B2 (en) | 2010-06-24 | 2021-11-30 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US11809870B2 (en) | 2010-06-24 | 2023-11-07 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6694457B2 (en) | System and method for monitoring execution of privileged instructions | |
| JPS6017539A (en) | Emulation system | |
| JPS60136833A (en) | Switching method of operating system | |
| US7010671B2 (en) | Computer system and method for executing interrupt instructions in two operating modes | |
| JPS60159948A (en) | Instruction exception processing system | |
| US6735774B1 (en) | Method and apparatus for system call management | |
| US5963725A (en) | Simulation system and method for microcomputer program | |
| JPH0731609B2 (en) | VM mode change device | |
| Thomas | JSYS traps: a TENEX mechanism for encapsulation of user processes | |
| JPS61184643A (en) | Starting control system for virtual computer | |
| JPH0638238B2 (en) | Virtual computer system | |
| JPH0754470B2 (en) | Control method for virtual computer system | |
| JPS5856051A (en) | Address comparison system by access interruption | |
| JPS58200349A (en) | Microprogram controller | |
| JP2747164B2 (en) | Software simulator | |
| JP3140028B2 (en) | Subroutine argument passing method | |
| JPS607295B2 (en) | data processing equipment | |
| JPS6238746B2 (en) | ||
| JPS6118224B2 (en) | ||
| JPH04167146A (en) | Address tracing system for information processor | |
| JPS6143347A (en) | Simulation method of vector instruction | |
| JPS61240341A (en) | Microprogram controller | |
| JPH0377140A (en) | Debugging mode switching processing system | |
| JPS59173876A (en) | Vector data processor | |
| JPS633348A (en) | Data processing simulation system |