JPS6175427A - Character buffer control system - Google Patents

Character buffer control system

Info

Publication number
JPS6175427A
JPS6175427A JP19622984A JP19622984A JPS6175427A JP S6175427 A JPS6175427 A JP S6175427A JP 19622984 A JP19622984 A JP 19622984A JP 19622984 A JP19622984 A JP 19622984A JP S6175427 A JPS6175427 A JP S6175427A
Authority
JP
Japan
Prior art keywords
overflow
character buffer
character
line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19622984A
Other languages
Japanese (ja)
Inventor
Hideaki Chiba
秀章 千葉
Tadayuki Takeno
竹野 忠行
Yasuo Baba
馬場 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19622984A priority Critical patent/JPS6175427A/en
Publication of JPS6175427A publication Critical patent/JPS6175427A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To carry on communication without any interruption by providing an overflow character buffer to plural circuits in common and storing the overflow character buffer with characters which are received from a circuit where an overflow occurs. CONSTITUTION:Received data from a circuit are set in the character buffer of the circuit through a circuit data control circuit 6 during reception. Characters read out to a readout register 4 with the indication of a character processing control circuit 1 are transferred to a main memory through a character control circuit 7 and a memory transfer control circuit 5. When the load on character processing increases temporarily, the address of a circuit where an overrun occurs is set in an overflow circuit address register 8; and a pointer is set to 0 and the character to which the overrun occurs is set in the byte 0 of the overflow character buffer BFM. Then, characters received successively are stored in bytes 1, 2, and 3 of BFM. When the characters in the overflow character buffer are transferred, the values of the pointer is varied in the order of 0, 1, 2, and 3 to specify bytes of BFM.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回線からの受信データを一時格納するために
通信制御装置内に設けられる文字バッファの制御方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control method for a character buffer provided in a communication control device for temporarily storing data received from a line.

〔従来の技術〕[Conventional technology]

通信制御装置は、一般に複数の回線を収容し、回線から
送出されてくるピント・シリアルな受信データを文字に
組立てホスト処理装置に送出し、また逆にホスト処理装
置から送出されてくる送信文字データをビット・シリア
ルなデータに分解して、回線に送出する。
A communication control device generally accommodates multiple lines, assembles the pinto serial reception data sent from the lines into characters and sends them to the host processing device, and vice versa. It decomposes the data into bit serial data and sends it to the line.

ここで、受信動作時においては、回線からのデータ到来
時点およびそのデータ量は、一般には不定であり、その
ため通信制御装置内部に受信文字バッファを回線毎に設
け、トラヒックの変動に対処するようにしている。
During the reception operation, the time when data arrives from the line and the amount of data are generally undefined, so a receive character buffer is provided for each line within the communication control device to deal with fluctuations in traffic. ing.

第3図は、従来方式の受信文字バッファの1例を示す図
であり、図示の例では、回線アドレスが0〜Nまで、各
回線ごとに4バイトずつの文字バッファB。−BNを有
している。
FIG. 3 is a diagram showing an example of a conventional reception character buffer. In the illustrated example, the character buffer B is 4 bytes for each line with line addresses 0 to N. - has BN.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来方式では、回線単位に存在する文字バッファは固定
長となっているため、オーバランが発生するとエラーと
なり、通信が中断してしまうという欠点があった。
In the conventional system, the character buffer that exists for each line has a fixed length, so if an overrun occurs, an error occurs and communication is interrupted.

このようなオーバランは一時的な高負荷の発生に起因し
ている。このオーバランを防止するために、回線単位の
文字バッファ長を長くする方法も考えられるが、回線数
分だけのバッファが増加することになりハード量の増大
を招くことになる。
Such overruns are caused by temporary high loads. In order to prevent this overrun, a method of increasing the character buffer length for each line may be considered, but this would increase the number of buffers by the number of lines, resulting in an increase in the amount of hardware.

一般に、通信回線上のトラヒックは一定ではなく無通信
時も存在し、全回線分について同時に高トラヒツク状態
が生じることをし予想して大きなバッファを設けること
は得策ではない。
Generally, traffic on a communication line is not constant and exists even when there is no communication, and it is not a good idea to provide a large buffer in anticipation of a high traffic situation occurring on all lines at the same time.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、比較的少ないハード量の追加のみで、上記の
点を解決することを目的としている。そしてそのために
本発明は回線からの受信文字を格納するための固定長の
回線文字バッファを回線単位に具備した通信制御装置に
おいて、上記回線文字バッファがオーバフローしたとき
に当該オーバーフローした文字を格納するためのオーバ
フロー文字バッファを複数回線に共通に具備するととも
に、オーバフローが発生した回線アドレスを記録してお
く手段と、上記オーバフロー文字バッファの書込み/続
出しバイト位置を制御するポインタとを具備し、オーバ
フローが発生した回線からの受信文字は上記ポインタの
制御のもとに上記オーバフロー文字バッファに格納し、
さらに上記ポインタの制御のもとに上記オーバフロー文
字バッファからの読出し動作を行なうよう構成したこと
を特徴とする。
The present invention aims to solve the above problems by adding only a relatively small amount of hardware. To this end, the present invention provides a communication control device that is equipped with a fixed-length line character buffer for each line to store characters received from the line, in which the overflowed characters are stored when the line character buffer overflows. The overflow character buffer is provided in common for multiple lines, and also includes a means for recording the line address where an overflow has occurred, and a pointer for controlling the writing/successive byte position of the overflow character buffer. The characters received from the generated line are stored in the overflow character buffer under the control of the pointer, and
Furthermore, the present invention is characterized in that the reading operation from the overflow character buffer is performed under the control of the pointer.

〔作 用〕[For production]

本発明は、通常、ある時点において高負荷になるのは一
部の回線のみであるという点に着目し、複数回線に共通
にオーバフロー文字ハソファを設け、オーバフローが発
生した回線からの受信文字をこのオーバフロー文字バッ
ファに格納するようにしたものである。
The present invention focuses on the fact that normally only some lines experience high load at a certain point in time.The present invention provides a common overflow character function for multiple lines, and displays received characters from the line where overflow has occurred using this function. It is stored in an overflow character buffer.

〔実施例〕〔Example〕

第2図に本発明による1実施例の文字バッファを示す。 FIG. 2 shows a character buffer in one embodiment according to the present invention.

回線アドレスがO−Nまで、各回線ごとに4バイトずつ
の文字バッファB。−BNを持っている。さらに、オー
バーフロー文字バッファMを4バイト持っている。通常
はバッファMは使われずに、各回線ごとのバッファB。
Character buffer B of 4 bytes for each line from line address O to N. -I have BN. Furthermore, it has a 4-byte overflow character buffer M. Normally, buffer M is not used, but buffer B is provided for each line.

−BNを使用して通信を行う。アドレスO−Nの内、あ
る回線の文字バッファがフル(f u 11)になった
時、続いて格納すべき文字をオーバーフロー文字バッフ
ァMに格納する。
-Communicate using BN. When the character buffer of a certain line among addresses O-N becomes full (fu 11), the next character to be stored is stored in the overflow character buffer M.

第1図に、本発明による1実施例の通信制御装置の要部
ブロック図を示す。
FIG. 1 shows a block diagram of essential parts of a communication control device according to an embodiment of the present invention.

図中、■は文字処理の種類、送信・受信の区別。In the figure, ■ indicates the type of character processing, and the distinction between sending and receiving.

回線アドレスの指定2文字バッファのバイト指定を表わ
すポインタの指定を制御する文字処理制御回路、2は文
字バッファBFとオーバフロー文字バッファBFHとか
ら成る文字バッファメモリ。
Line address specification 2 A character processing control circuit that controls the specification of a pointer representing a byte specification of a character buffer. 2 is a character buffer memory consisting of a character buffer BF and an overflow character buffer BFH.

3は文字バッファ (オーバフロー文字バッファを含む
)のアドレスを作成するアドレス作成回路。
3 is an address creation circuit that creates addresses for character buffers (including overflow character buffers).

4は文字ハソファメモリ2から続出された文字を一時的
にセットしておく読出しレジスタ、5は文字バッファB
P又はオーバーフロー文字バッファBFl、1とメイン
メモリ間でデータ転送を行う時のメモリ転送制御回路、
6は回線との間でデータの授受を制御する回線データ制
御回路、7は読出しレジスタに読出された文字を、メイ
ン・メモリに出力するのか、回線に出力するのかを制御
する文字制御回路、8はオーバーフローの起きた回線ア
ドレスを保持してお(オーバーフロー回線アドレスレジ
スタ、9はBFM書込時のバイト指定を表わすポインタ
(il、10はBFM読出時のハイド1旨定を表わすポ
インタ(j)である。第1図の動作は以下の通りである
4 is a read register in which characters read out from the character buffer memory 2 are temporarily set; 5 is a character buffer B
A memory transfer control circuit when transferring data between P or overflow character buffer BFl,1 and main memory;
Reference numeral 6 denotes a line data control circuit that controls the transfer of data to and from the line; 7 a character control circuit that controls whether the characters read into the read register are output to the main memory or to the line; 8; holds the line address where the overflow occurred (overflow line address register, 9 is a pointer (il) representing the byte designation when writing the BFM, and 10 is the pointer (j) representing the byte designation when reading the BFM. The operation in FIG. 1 is as follows.

受信時は、回線から受信データが回線データ制御回路6
を介し、当該回線の文字バッファにセントされる。文字
処理制御回路1の指示により読出しレジスタ4に続出さ
れた文字が、文字制御回路7、メモリ転送制御回路5を
介して、メインメモリに転送される。しかし、一時的に
文字処理の負荷が高(なった場合とか、高速回線の受信
時に文字処理の負荷が一瞬高くなった様な場合、当該回
線の文字バッファに受信文字がバッフプリングされて行
き、オーバー・ランが発生する事がある。
During reception, data received from the line is sent to the line data control circuit 6.
to the line's character buffer. Characters successively read out to the read register 4 according to instructions from the character processing control circuit 1 are transferred to the main memory via the character control circuit 7 and the memory transfer control circuit 5. However, if the character processing load temporarily becomes high (or if the character processing load momentarily increases during reception on a high-speed line), the received characters will be buffer-pulled into the character buffer of the line. Overrun may occur.

この様な時、オーバーランの発生した回線アドレスをオ
ーバーフロー回線アドレスレジスタ8にセ・ツトし、ポ
インタ19を′0′にして、オーバー・ラン発生の文字
をオーバーフロー文字バッファBFMのバイトOにセン
トする。引続いて受かる文字はBFHのバイトt、2.
3に順次格納して行く。
In such a case, the line address where the overrun occurred is set in the overflow line address register 8, the pointer 19 is set to '0', and the character where the overrun occurred is placed in byte O of the overflow character buffer BFM. . Subsequently accepted characters are bytes t, 2. of BFH.
3 are sequentially stored.

オーバーフロー文字バッファ内の文字をメインタ。Mainter characters in the overflow character buffer.

・メモリに転送する時はポインbJ10の値を0゜1.
2.3と変えてBFHのバイトを指定し、転送文字を選
択する。
・When transferring to memory, set the value of point bJ10 to 0°1.
2. Instead of 3, specify the BFH byte and select the transfer character.

以上の様に、従来ではオーバー・ランとなって回線のデ
ータ通信が中断していたものが、本発明によればオーバ
ー・ランとならずに、通信の続行が可能となる。
As described above, in the past, line data communication was interrupted due to overrun, but according to the present invention, it is possible to continue communication without overrun.

上記実施例では、オーバフロー文字バッファBF 、オ
ーバーフロー回線アドレスレジスタおよびポインタi、
jを各1組だけそなえた構成としたが、これらを複数組
そなえる構成を採用することも可能である。
In the above embodiment, an overflow character buffer BF, an overflow line address register and a pointer i,
Although the configuration has been described in which only one set of j is provided, it is also possible to adopt a configuration in which multiple sets of these are provided.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、回線が一時的に高負荷状態になったと
きでも、オーバフロー文字バッファに受信文字を格納し
ておくことにより、通信の継続が可能となる。また、こ
のオーバーフロー文字バッファは回線群に共通に設ける
ようにしたので、ハード量の増加も少なくて済む。
According to the present invention, even when the line is temporarily in a high load state, it is possible to continue communication by storing received characters in the overflow character buffer. Further, since this overflow character buffer is provided commonly to the line group, the increase in hardware amount can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による1実施例の通信制御装置の要部ブ
ロック図、第2図は本発明による1実施例の文字バッフ
ァを示す図、第3図は従来の受信文字バッファの1例を
示す図である。 第1図において、2は文字バッファメモリ、8はオーバ
フロー回線アドレスレジスタ、9と10ポインタ、BF
は文字バッファ、BF#はオーバーフロー文字バッファ
である。 第 1 図 菓3図
FIG. 1 is a block diagram of main parts of a communication control device according to an embodiment of the present invention, FIG. 2 is a diagram showing a character buffer according to an embodiment of the present invention, and FIG. 3 is a diagram showing an example of a conventional receiving character buffer. FIG. In Figure 1, 2 is a character buffer memory, 8 is an overflow line address register, 9 and 10 pointers, BF
is a character buffer, and BF# is an overflow character buffer. Part 1 Zuka 3

Claims (1)

【特許請求の範囲】[Claims] 回路からの受信文字を格納するための固定長の回線文字
バッファを回線単位に具備した通信制御装置において、
上記回線文字バッファがオーバフローしたときに当該オ
ーバーフローした文字を格納するためのオーバフロー文
字バッファを複数回線に共通に具備するとともに、オー
バフローが発生した回線アドレスを記録しておく手段と
、上記オーバフロー文字バッファの書込み/読出しバイ
ト位置を制御するポインタとを具備し、オーバフローが
発生した回線からの受信文字は上記ポインタの制御のも
とに上記オーバフロー文字バッファに格納し、さらに上
記ポインタの制御のもとに上記オーバーフロー文字バッ
ファからの読出し動作を行なうよう構成したことを特徴
とする文字バッファ制御方式。
In a communication control device equipped with a fixed-length line character buffer for each line to store characters received from a circuit,
A common overflow character buffer is provided for multiple lines to store the overflowed characters when the line character buffer overflows, a means for recording the line address where the overflow has occurred, and a means for storing the overflow character buffer when the line character buffer overflows. A pointer for controlling write/read byte positions is provided, and characters received from the line where an overflow has occurred are stored in the overflow character buffer under the control of the pointer, and furthermore, the characters are stored in the overflow character buffer under the control of the pointer. A character buffer control method characterized by being configured to read from an overflow character buffer.
JP19622984A 1984-09-19 1984-09-19 Character buffer control system Pending JPS6175427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19622984A JPS6175427A (en) 1984-09-19 1984-09-19 Character buffer control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19622984A JPS6175427A (en) 1984-09-19 1984-09-19 Character buffer control system

Publications (1)

Publication Number Publication Date
JPS6175427A true JPS6175427A (en) 1986-04-17

Family

ID=16354344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19622984A Pending JPS6175427A (en) 1984-09-19 1984-09-19 Character buffer control system

Country Status (1)

Country Link
JP (1) JPS6175427A (en)

Similar Documents

Publication Publication Date Title
US4145755A (en) Information transferring apparatus
US5293381A (en) Byte tracking system and method
US7904617B2 (en) Indicating data buffer by last bit flag
US6170003B1 (en) Apparatus and method for communicating messages between data processing nodes using remote reading of message queues
JPS6175427A (en) Character buffer control system
US6301264B1 (en) Asynchronous data conversion circuit
US5590279A (en) Memory data copying apparatus
EP0240749A2 (en) Disk controller bus interface
GB1087576A (en) Communications accumulation and distribution
US3453607A (en) Digital communications system for reducing the number of memory cycles
US20020099932A1 (en) Mirroring processor stack
CA1187619A (en) Circuit for reliable data transfer between two central processing units
JPH07281950A (en) Method for access to data storage device and memory-access control apparatus
JPS6153985B2 (en)
JP2689490B2 (en) Receive buffer controller
JPS58218091A (en) Data transfer system
JPH0115100B2 (en)
JPH023345B2 (en)
JPS6327731B2 (en)
JPS6375927A (en) Buffer control system
JPS60132260A (en) Input/output controlling method
JPS6129242A (en) Communication control equipment
JPS6145342A (en) Information processor having variable length data transfer function
JPS59226540A (en) Data transmission equipment
JPS592151A (en) Check point recovering system