JPS6153985B2 - - Google Patents

Info

Publication number
JPS6153985B2
JPS6153985B2 JP55105769A JP10576980A JPS6153985B2 JP S6153985 B2 JPS6153985 B2 JP S6153985B2 JP 55105769 A JP55105769 A JP 55105769A JP 10576980 A JP10576980 A JP 10576980A JP S6153985 B2 JPS6153985 B2 JP S6153985B2
Authority
JP
Japan
Prior art keywords
signal
data
byte
transmission
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55105769A
Other languages
Japanese (ja)
Other versions
JPS5733175A (en
Inventor
Makoto Kondo
Hitoshi Tajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10576980A priority Critical patent/JPS5733175A/en
Publication of JPS5733175A publication Critical patent/JPS5733175A/en
Publication of JPS6153985B2 publication Critical patent/JPS6153985B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明はエレベータの信号を直列伝送で行う
装置の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a device for serially transmitting elevator signals.

群管理エレベータでは、複数台のかごを1群と
して管理する群管理装置と、各かごの運行管理を
行う各台制御装置とで構成される。そして、群管
理装置と各台制御装置との間に信号の授受が行わ
れる。近来これらの装置に電子計算機を用いるも
のが多くなつて来たが、この場合上記信号の授受
は直列伝送によつて行われるのが普通である。こ
れを第1図〜第3図により説明する。
A group management elevator is composed of a group management device that manages a plurality of cars as one group, and an individual car control device that manages the operation of each car. Signals are exchanged between the group management device and each unit control device. Recently, many of these devices have been using electronic computers, and in this case, the above-mentioned signals are usually transmitted and received by serial transmission. This will be explained with reference to FIGS. 1 to 3.

第1図中、1は群管理装置、2は乗場呼びの登
録、解除、割当等群管理に必要な各種演算を行う
中央処理装置(以下CPUと言う)、3はCPU2に
与える命令や各種データを記憶する記憶装置(以
下メモリと言う)、4〜6は1バツトの並列デー
タを8ビツトの直列信号に変換して送信し、また
直列で受信された8ビツトのデータを並列の1バ
ツトのデータに変換する周知の信号伝送装置、7
はCPU2、メモリ3、伝送装置4〜6間のデー
タの授受に用いられる共通信号線群(以下バスと
言う)で、その中にはアドレス、データ及び書き
込み・読み出し等の制御信号が含まれている。8
は0号機用の各台制御装置(1号機〜7号機用は
図示しない)、9は伝送装置4〜6と同様の伝送
装置、10はかご位置、かご呼び及び群管理装置
1から送られて来る割当等の情報を基にして各か
ごの運行を管理する演算を行うCPU、11は
CPU10に与える命令や各種データを記憶する
メモリ、12はCPU10、メモリ11、伝送装
置9間のデータの授受に用いられるバスである。
なお、群管理装置1及び各台制御装置8は説明上
必要な部分だけが示されている。
In Figure 1, 1 is a group management device, 2 is a central processing unit (hereinafter referred to as CPU) that performs various operations necessary for group management such as registering, canceling, and allocating hall calls, and 3 is an instruction and various data given to CPU 2. (hereinafter referred to as memory), 4 to 6 convert one batch of parallel data into an 8-bit serial signal and transmit it, and convert the 8-bit data received in series to one batch of parallel data. Well-known signal transmission device for converting into data, 7
is a group of common signal lines (hereinafter referred to as bus) used for exchanging data between the CPU 2, memory 3, and transmission devices 4 to 6, and includes address, data, and control signals such as writing and reading. There is. 8
9 is a transmission device similar to transmission devices 4 to 6, and 10 is a car position, car call, and group control device sent from the group control device 1. CPU 11 performs calculations to manage the operation of each car based on information such as upcoming allocations.
A memory 12 stores instructions and various data given to the CPU 10, and a bus 12 is used for exchanging data between the CPU 10, the memory 11, and the transmission device 9.
It should be noted that only the necessary parts of the group management device 1 and each unit control device 8 are shown for purposes of explanation.

第2図中、STは送信の開始をCPU2に働き掛
けるための信号で、例えばタイマ割込のようなも
のである。W0〜W7はメモリ3に記憶されている
送信用データを伝送装置4〜6に与えるための信
号、TD0〜TD7は伝送装置4から伝送装置9へ
送られる直列データ信号である。なお、データに
ついては第3図に示すが、8種類の(8ビツト)
の外にスタートビツト、パリテイビツト及びスト
ツプビツトを備えている。
In FIG. 2, ST is a signal for prompting the CPU 2 to start transmission, such as a timer interrupt. W 0 to W 7 are signals for giving the transmission data stored in the memory 3 to the transmission devices 4 to 6, and TD0 to TD7 are serial data signals sent from the transmission device 4 to the transmission device 9. The data is shown in Figure 3, but there are 8 types (8 bits)
It is equipped with a start bit, parity bit and stop bit outside.

第3図中、a〜hは8種類のデータを示し、添
字0〜7は各かごの号機を示す。例えば、aを特
定階の乗場上り割当呼びとすれば、a0が「1」に
なれば0号機にその階の上り割当呼びがあること
を示している。
In FIG. 3, a to h indicate eight types of data, and subscripts 0 to 7 indicate the number of each car. For example, if a is the allotted call for going up to the landing on a specific floor, if a 0 becomes "1", this indicates that there is an allotted call for going up to that floor in car No. 0.

今、一連の群管理の演算が終了し、その結果が
メモリ3に記憶されているとする。このとき、記
憶されているデータの構造は、第3図の左側のよ
うになつていることが多い。すなわち、1バイト
の中には特定の1種類のデータが記憶されてお
り、1バイト中の各ビツトはその号機へのデータ
であること示している。これは、群管理の演算の
特質から来るものであり、1バイトの中に各号機
からのデータが全部入つていると、演算時間が少
なくて済むという利点があるからである。例え
ば、管理内で運転方向が定まつているかごを探す
とき、各ビツトが各号機からのデータに対応して
いれば、管理内にいるかごという1バイトのデー
タと、方向が定まつているかごという1バイトの
データのANDを求めるだけで、所望のデータが
得られる。もし、データの状態が第3図の右側の
ようになつていると、上記演算をするのに、少な
くとも8バイトのデータをアクセスしなければな
らず、演算時間は飛躍的に長くなることになる。
Assume now that a series of group management calculations has been completed and the results have been stored in the memory 3. At this time, the structure of the stored data is often as shown on the left side of FIG. That is, one specific type of data is stored in one byte, and each bit in one byte indicates data for that machine. This is due to the characteristics of group management calculations, and is because if all the data from each machine is contained in one byte, there is an advantage that calculation time can be reduced. For example, when searching for a car with a fixed driving direction within the management, if each bit corresponds to data from each machine, one byte of data indicating the car in the management and whether the direction is fixed or not. The desired data can be obtained by simply ANDing 1 byte of data. If the data state is as shown on the right side of Figure 3, at least 8 bytes of data must be accessed in order to perform the above operation, and the operation time will increase dramatically. .

ところが、各台制御装置8へデータを伝送する
場合は、伝送装置4がデータをバイト単位にしか
授受できないので、いつたん第3図の右側に示す
ような形に変換し、1バイトの中のデータはすべ
て特定号機用のデータであるようにしてから、伝
送装置4に与えるようにしなければならない。
However, when transmitting data to each control device 8, the transmission device 4 can only send and receive data in bytes, so it must be converted into the form shown on the right side of Figure 3, and each byte must be It is necessary to make sure that all data is for a specific machine before giving it to the transmission device 4.

第2図は、上記変換されたデータが、伝送装置
4に与えられ、それが直列信号に直されて送信さ
れて行く状態を示している。すなわち、タイマ等
からの割込信号STにより、CPU2はアドレスm
〜m+7のデータを次々に伝送装置4〜6に書き
込むと、伝送装置4〜6は並直列変換を行い、信
号TD0〜TD7を送信する。受信については説明
を省略するが、送信と同様に受信されて、メモリ
3に読み込まれたデータは、第3図の右側のよう
な形をしているので、群管理演算に使う前に、左
側のような形に変換される。
FIG. 2 shows a state in which the converted data is given to the transmission device 4, converted into a serial signal, and transmitted. In other words, the CPU 2 receives an interrupt signal ST from a timer, etc.
When ~m+7 data are written to the transmission devices 4 to 6 one after another, the transmission devices 4 to 6 perform parallel-to-serial conversion and transmit signals TD0 to TD7. A description of the reception will be omitted, but the data received in the same way as the transmission and read into the memory 3 has the form shown on the right side of Figure 3, so before using it for group management calculations, the data on the left side is is converted into a form like .

このようにして、メモリ3から受け取つた1バ
イトのデータを直列に変換して各台制御装置8へ
送信し、また、各台制御装置8から受け取つた8
ビツトの直列データを並列に変換するため、群管
理装置1の管理するかごの台数分の伝送装置4〜
6が必要である。また、第3図に示すような群管
理演算の特質から来るデータ構造の変換をしなけ
ればならない。
In this way, the 1-byte data received from the memory 3 is serially converted and sent to the controller 8 of each machine, and the data received from the controller 8 of each machine is
In order to convert bit serial data into parallel data, transmission devices 4 to 4 for the number of cars managed by the group management device 1 are used.
6 is required. Furthermore, the data structure resulting from the characteristics of group management operations as shown in FIG. 3 must be converted.

この発明は上記欠点を改良するもので、各台ご
とに専用の伝送装置を必要とせず、しかもデータ
の構造変換が自動的にされるようにしたエレベー
タの信号伝送装置を提供することを目的とする。
The present invention aims to improve the above-mentioned drawbacks, and aims to provide a signal transmission device for elevators that does not require a dedicated transmission device for each elevator and can automatically convert data structure. do.

以下、第4図及び第5図によりこの発明の一実
施例を説明する。
An embodiment of the present invention will be described below with reference to FIGS. 4 and 5.

第4図中、15,16は端子DI0〜DI7から取り
込まれたバイトデータを取り込まれた順に端子
DO0〜DO7から取り出すことができ、一般に先入
れ先出しメモリ(FIFOメモリ)と呼ばれる伝送
バツフアで、この実施例では少なくとも11バイト
データを記憶することができるものとする。17
は送受信のためのタイミングを発生するタイミン
グ発生器である。他は第1図と同様である。
In Figure 4, 15 and 16 are terminals in which the byte data taken in from terminals DI 0 to DI 7 are received in the order in which they are taken in.
The transmission buffer, which can be retrieved from DO 0 to DO 7 and is commonly referred to as a first-in first-out memory (FIFO memory), is capable of storing at least 11 bytes of data in this embodiment. 17
is a timing generator that generates timing for transmission and reception. The rest is the same as in FIG.

第5図中、WRはCPU2から伝送バツフア16
にデータを書き込むための信号、RDは伝送バツ
フア15に記憶されたデータをCPU2に取り込
むための信号、TC,RCはそれぞれ送信及び受信
のビツト制御を行うための信号で、パルス間隔は
直列データ信号の1ビツトデータ幅に等しい。ま
た、信号RCのパルスは信号TCのパルスのちよう
ど中間の位置に発生する。CTは各台制御装置8
から群管理装置1への送信のタイミングを与える
ための信号である。
In Figure 5, WR is the transmission buffer 16 from CPU2.
RD is a signal for loading the data stored in the transmission buffer 15 into the CPU 2. TC and RC are signals for controlling bits of transmission and reception, respectively, and the pulse interval is the same as the serial data signal. is equal to the 1-bit data width of Further, the pulse of the signal RC occurs at an intermediate position after the pulse of the signal TC. Each CT is a control device 8
This is a signal for giving the timing of transmission from the group management device 1 to the group management device 1.

次に、この実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

今、群管理の演算が終了して、その演算結果の
データを各台制御装置8へ送信するものとする。
It is now assumed that the group management calculation has been completed and the data of the calculation result is transmitted to each unit control device 8.

まず、CPU2は#OO(16進データ)を信号
WRの第1番目のパルスで伝送バツフア16に書
き込み、次いで、メモリ3に記憶された第3図左
側に示すデータを、アドレスn番地から順番に
(n+7)番地まで取り出し、信号WRの第2番
目から第9番目のパルスで伝送バツフア16に書
き込む。続いて第10番目のパルスでアドレスn番
地から(n+7)番地までのデータの排他的論理
和をビツトごとに1バイトのデータ(パリテイ)
を伝送バツフア16に書き込む。最後に第11番目
のパルスで#FF(ビツト全部が「1」)を書き込
む。このようにして書き込まれた11バイトのデー
タは、次にタイミング発生器17から発せられる
信号TCにより、第5図の信号TD0〜TD7に示
すように送り出される。すなわち、第2図に示し
たものと全く同じ形で送信されることになる。
First, CPU2 signals #OO (hexadecimal data)
The first pulse of WR is used to write data to the transmission buffer 16, and then the data stored in the memory 3 shown on the left side of FIG. The data is written into the transmission buffer 16 at the ninth pulse. Next, with the 10th pulse, the exclusive OR of the data from address n to address (n+7) is performed, and one byte of data (parity) is generated for each bit.
is written to the transmission buffer 16. Finally, write #FF (all bits are "1") with the 11th pulse. The 11 bytes of data thus written are then sent out by the signal TC issued from the timing generator 17 as shown by signals TD0 to TD7 in FIG. That is, it will be transmitted in exactly the same form as shown in FIG.

このようにして、メモリ3に記憶されている演
算結果のデータをそのまま書けばよいことにな
り、従来のようなデータの構造変換は不要であ
る。
In this way, the data of the calculation result stored in the memory 3 can be written as is, and there is no need to convert the structure of the data as in the prior art.

次に、受信の場合は、各台制御装置8にある伝
送装置9は信号CTが「H」になることにより、
送信を開始することになつている。そのため、各
台制御装置8から送られて来る信号RD0〜RD7
(図示しない)は、信号TD0〜TD7と同じように
全台数分のデータがそろつて伝送バツフア15の
端子DI0〜DI7に到着することになる。したがつ
て、タイミング発生器17から発生される信号
RCで伝送バツフア15に取り込むようにすれ
ば、直列で送られて来る信号は、ビツトのちよう
ど中間で伝送バツフア15に取り込まれることに
なり、第1図の受信で説明したものと同様な受信
が行われる。
Next, in the case of reception, the transmission device 9 in each control device 8 receives the signal CT from “H”.
The transmission is to begin. Therefore, the signals RD 0 to RD 7 sent from each unit control device 8
(not shown), the data for all the units arrive at the terminals DI 0 -DI 7 of the transmission buffer 15 in the same way as the signals TD 0 -TD 7 . Therefore, the signal generated from timing generator 17
If the RC is used to capture the signals into the transmission buffer 15, the signals sent in series will be captured into the transmission buffer 15 at an intermediate point after the bits, and the same reception as described for reception in Fig. 1 will be performed. will be held.

このようにして、伝送バツフア15に取り込ま
れたデータは、CPU2から発せられる読込み信
号RDにより、メモリ3に取り込まれるが、その
データの構造は第3図の左側になつており、送信
の場合と同様、構造の変換をする必要はなく、そ
のままの形で群管理の演算に使うことができる。
In this way, the data taken into the transmission buffer 15 is taken into the memory 3 by the read signal RD issued from the CPU 2, and the structure of the data is shown on the left side of FIG. Similarly, there is no need to convert the structure, and it can be used in group management operations as is.

以上述べたとおり、この発明は各台制御装置8
からの第1の端子DI0〜DI7で受け、この第1の端
子の配列を1バイトを構成するビツトに対応させ
て第1の伝送バツフア15に記憶するようにした
ので、このときの信号は既に各ビツトが各エレベ
ータに対応するものになつている。つまり、この
出願に係る第3図左側に示す状態になつている。
それ以後の第2の記憶装置3及び第2の伝送バツ
フア16においても同様に第3図左側のイメージ
になつている。
As described above, the present invention provides the control device 8 for each
The signal is received at the first terminals DI 0 to DI 7 from Already, each bit corresponds to each elevator. In other words, it is in the state shown on the left side of FIG. 3 according to this application.
The subsequent second storage device 3 and second transmission buffer 16 also have the same image as shown on the left side of FIG. 3.

しかし、第2の端子DO0〜DO7から直列伝送さ
れるとき、この第2の端子はビツトに対応してい
るので、各台制御装置8へは、同じ位置のビツト
信号がそれぞれ伝送される。つまり他のエレベー
タの信号が混在して送られることはないもので、
各台制御装置における演算処理が容易となる。
However, when serially transmitted from the second terminal DO 0 to DO 7 , since this second terminal corresponds to a bit, the bit signal at the same position is transmitted to each unit control device 8. . In other words, signals from other elevators will not be sent together.
Arithmetic processing in each unit control device becomes easier.

また、各台制御装置と群管理装置との間の信号
の送受に伴つて信号の配置構造が変換されるの
で、データの構造変換のための処理演算は不要と
なり、計算機で処理する能力が向上するという効
果がある。
In addition, as the signal arrangement structure is converted as signals are sent and received between each unit control device and the group control device, processing calculations for data structure conversion are no longer required, improving computer processing ability. It has the effect of

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のエレベータの信号伝送装置を示
すブロツク図、第2図は第1図の動作説明図、第
3図は第1図の記憶装置の記憶データ構造図、第
4図はこの発明によるエレベータの信号伝送装置
の一実施例を示すブロツク図で第1図相当図、第
5図は第4図の動作説明図で第2図相当図であ
る。 1……群管理装置、2……中央処理装置、3…
…記憶装置、8……各台制御装置、9……伝送装
置、10……中央処理装置、11……記憶装置、
15,16……伝送バツフア、17……タイミン
グ発生器、なお、図中同一部分は同一符号により
示す。
Fig. 1 is a block diagram showing a conventional elevator signal transmission device, Fig. 2 is an explanatory diagram of the operation of Fig. 1, Fig. 3 is a storage data structure diagram of the storage device shown in Fig. 1, and Fig. 4 is the present invention. 1 is a block diagram showing an embodiment of an elevator signal transmission device according to the present invention, and FIG. 5 is a diagram corresponding to FIG. 1, and FIG. 5 is an explanatory diagram of the operation of FIG. 1...Group management device, 2...Central processing unit, 3...
...Storage device, 8...Each unit control device, 9...Transmission device, 10...Central processing unit, 11...Storage device,
15, 16...transmission buffer, 17...timing generator, and the same parts in the drawings are indicated by the same reference numerals.

Claims (1)

【特許請求の範囲】 1 一群として管理される複数のエレベータごと
に設けられた各台制御装置と、上記エレベータに
共通に設けられ上記エレベータを群管理する群管
理装置との間で信号の伝送を行うものにおいて、 上記各台制御装置に設けられ制御信号をビツト
に対応させて1バイトを単位として記憶する第1
の記憶手段、タイミング信号に同期して上記1バ
イト信号を直列信号に変換して上記群管理装置へ
向けて出力する伝送手段、上記群管理装置に上記
エレベータに対応して複数設けられ上記伝送手段
からの上記直列信号を受信する複数の第1の端
子、各ビツトがそれぞれこの第1の端子に対応し
上記タイミング信号に同期して上記第1の端子の
それぞれから信号を取り込み1バイトを単位とし
て記憶する第1の伝送バツフア、この第1の伝送
バツフアが上記第1の端子それぞれから取り込ん
だ信号に基づいて群管理演算し結果を上記エレベ
ータに対応させてビツトごとに格納し1バイトを
単位として記憶する第2の記憶装置、この第2の
記憶装置から上記1バイト単位で信号を受けとり
上記タイミング信号に同期して上記1バイトごと
に出力する第2の伝送バツフア、この第2の伝送
バツフアから出力される上記1バイト信号の各ビ
ツトに対応して複数設けられそれぞれ対応する上
記各台制御装置へ向けて分散伝送する第2の端子
からなるエレベータの信号伝送装置。
[Claims] 1. Transmission of signals between a control device provided for each of a plurality of elevators managed as a group and a group control device provided in common to the elevators and managing the elevators as a group. In the case of the above-mentioned control device, a first one is provided in each control device and stores the control signal in units of one byte in correspondence with bits.
a storage means, a transmission means for converting the one-byte signal into a serial signal in synchronization with a timing signal and outputting it to the group management device, and a plurality of transmission means provided in the group management device corresponding to the elevators. a plurality of first terminals for receiving the serial signals from the first terminal, each bit corresponding to the first terminal, and receiving signals from each of the first terminals in synchronization with the timing signal in units of one byte; a first transmission buffer for storage; the first transmission buffer performs a group management operation based on the signals taken in from each of the first terminals, stores the results bit by bit in correspondence with the elevator, and stores the results in units of one byte; a second storage device for storing data; a second transmission buffer that receives the signal in units of one byte from the second storage device and outputs the signal in units of one byte in synchronization with the timing signal; and from the second transmission buffer; A signal transmission device for an elevator, comprising a plurality of second terminals provided corresponding to each bit of the one-byte signal to be outputted and distributingly transmitting the second terminals to the respective corresponding control devices of each car.
JP10576980A 1980-07-31 1980-07-31 Transmitter for signal of elevator Granted JPS5733175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10576980A JPS5733175A (en) 1980-07-31 1980-07-31 Transmitter for signal of elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10576980A JPS5733175A (en) 1980-07-31 1980-07-31 Transmitter for signal of elevator

Publications (2)

Publication Number Publication Date
JPS5733175A JPS5733175A (en) 1982-02-23
JPS6153985B2 true JPS6153985B2 (en) 1986-11-20

Family

ID=14416373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10576980A Granted JPS5733175A (en) 1980-07-31 1980-07-31 Transmitter for signal of elevator

Country Status (1)

Country Link
JP (1) JPS5733175A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10800816B2 (en) 2012-03-21 2020-10-13 Baxalta GmbH TFPI inhibitors and methods of use
US11001613B2 (en) 2008-12-19 2021-05-11 Takeda Pharmaceutical Company Limited TFPI inhibitors and methods of use

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58162405A (en) * 1982-03-19 1983-09-27 Hitachi Ltd Control method for operation of loading machine
JPS6394038U (en) * 1986-12-04 1988-06-17

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526715A (en) * 1978-08-16 1980-02-26 Kokusai Denshin Denwa Co Ltd <Kdd> Data string rearrangement unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11001613B2 (en) 2008-12-19 2021-05-11 Takeda Pharmaceutical Company Limited TFPI inhibitors and methods of use
US10800816B2 (en) 2012-03-21 2020-10-13 Baxalta GmbH TFPI inhibitors and methods of use

Also Published As

Publication number Publication date
JPS5733175A (en) 1982-02-23

Similar Documents

Publication Publication Date Title
EP0120889B1 (en) Direct memory access peripheral unit controller
US4065810A (en) Data transfer system
US3500466A (en) Communication multiplexing apparatus
HU181833B (en) Apparatus for controlling acces of the processors to the data line
JPS6153985B2 (en)
JPS6359042A (en) Communication interface equipment
JPH0221619B2 (en)
GB1574470A (en) Intelligent input-output interface control unit for input-output system
JP3667556B2 (en) DMA transfer control device and DMA transfer control method
JPH1063617A (en) Serial communication device
JPH0471060A (en) Semiconductor integrated circuit
JPH069036B2 (en) I / O controller
JPH0313776B2 (en)
JPH0736806A (en) Dma system
JPS63292356A (en) Dma controller
JP2944193B2 (en) Data receiving device
JPS6015976B2 (en) Device for selectively exchanging information
JPH0525216B2 (en)
JP2000132498A (en) Dma transfer controller
JPS5831459A (en) Magnetic bubble memory device
JPH07319841A (en) Serial control device
JPS6051751B2 (en) Communication control device
JPS61153770A (en) Image processor
JPH04273358A (en) One-chip microcomputer containing dmac
JPS6120455A (en) Frame signal receiving device