JPS6167834A - Time division driving system of matrix type liquid crystal panel - Google Patents

Time division driving system of matrix type liquid crystal panel

Info

Publication number
JPS6167834A
JPS6167834A JP19004084A JP19004084A JPS6167834A JP S6167834 A JPS6167834 A JP S6167834A JP 19004084 A JP19004084 A JP 19004084A JP 19004084 A JP19004084 A JP 19004084A JP S6167834 A JPS6167834 A JP S6167834A
Authority
JP
Japan
Prior art keywords
liquid crystal
field
voltage
data
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19004084A
Other languages
Japanese (ja)
Inventor
Akihiro Shimada
明宏 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19004084A priority Critical patent/JPS6167834A/en
Publication of JPS6167834A publication Critical patent/JPS6167834A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To reduce the total cost of the whole liquid crystal display module by reducing a maximum voltage related to LSIs on the data side. CONSTITUTION:In a driving system based upon a scanning side LSI2 for applying a prescribed voltage to a scanning electrode and plural data side LSIs 3 for applying prescribed voltages to data electrodes, each output signal of one frame outputted from the LSI2 and the LSIs 3 consists of a field A and a field B following the field A. In the field B, liquid crystal driving voltage for the same display information as that of the field A is inverted at its polarity an applied to the liquid crystal and the voltage level in the field A which is applied to said scanning electrode is suppressed to the zero-level side by the voltage value (Fig. E and Fig. D) obtained by subtracting the voltage value in the field A applied to said data electrode at the ON of liquid crystal display from the voltage value in the field B applied to the data electrode at the OFF of the display. Consequently, it is unnecessary to increase the pressure resistance of many required data-side LSIs and the cost of the whole liquid crystal module can be reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、TN−FEM液晶を用いたマトリクス形液晶
パネルの時分割駆動方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a time-division driving system for a matrix type liquid crystal panel using TN-FEM liquid crystal.

(従来の技術) マトリクス形液晶パネルの駆動方式の一つとして消費電
力の低減を図った時分割駆動が行われている。この時分
割駆動では、第3図で示すように通常、走査電極aを駆
動する集積回路b(走査側LSIと称す)とデータ電極
Cを駆動する集積回路d(データ側LSIと称す)との
2種類のLSIが用いられている。
(Prior Art) As one of the driving methods for matrix type liquid crystal panels, time-division driving is used to reduce power consumption. In this time-division driving, as shown in FIG. 3, an integrated circuit b (referred to as a scan-side LSI) that drives a scan electrode a and an integrated circuit d (referred to as a data-side LSI) that drives a data electrode C are usually integrated. Two types of LSIs are used.

一方、この種の時分割駆動方式において、前記液晶パネ
ルの表示容量を増大するためには、高い駆動電圧が必要
とされ、そのために、前記走査側LSIおよびデータ側
LSIの高耐圧化をはからなければならない。
On the other hand, in this type of time-division driving system, a high drive voltage is required in order to increase the display capacity of the liquid crystal panel, and for this reason, it is necessary to increase the withstand voltage of the scanning side LSI and the data side LSI. There must be.

しかるに、この種のLSIの高耐圧化を図ることは、集
積度の低下、製造工程の増加等の不具合が発生する。そ
のため、従来から走査側LSIおよびデータ側LSIに
加わる最大電圧の低下を図った時分割駆動方式が提案さ
れている。
However, increasing the withstand voltage of this type of LSI causes problems such as a decrease in the degree of integration and an increase in the number of manufacturing steps. For this reason, time-division driving methods have been proposed that aim to reduce the maximum voltage applied to the scanning side LSI and the data side LSI.

第4図は従来の時分割駆動方式に係る回路構成を示し、
走査側LSIには、後述する電圧値(v、+v、、v、
、v□)が入力されており2人力信号S1に応じてそれ
ら電圧値の中から所定の電圧値を走査電極aへ出力する
。データ側LSIにも後述する電圧値(■a+V>、V
b  Vi、2Va)が人力されており1人力信号S2
.S3・・・に応じて、それら電圧値の中から所定の電
圧値をデータ電極Cへ出力する。■、、1は基準電圧を
示し+VCCは電源電圧を示す。
Figure 4 shows a circuit configuration related to the conventional time-division drive system,
The scanning side LSI has voltage values (v, +v, , v,
, v□) are input, and a predetermined voltage value from among these voltage values is outputted to the scanning electrode a in response to the human power signal S1. The data side LSI also has voltage values (■a+V>, V
b Vi, 2Va) are human-powered, and one human-powered signal S2
.. In response to S3..., a predetermined voltage value from among these voltage values is output to the data electrode C. (2), 1 indicates the reference voltage, and +VCC indicates the power supply voltage.

第5図は時分割駆動方式の基本原理を示すタイムチャー
ト、第6図は同駆動方式を改良して駆動電圧の低下を図
った一例を示すタイムチャートである。
FIG. 5 is a time chart showing the basic principle of the time-division driving method, and FIG. 6 is a time chart showing an example of improving the same driving method to reduce the driving voltage.

液晶駆動波形としては、第5図(D)(E)に示すよう
に、■フレームがAフィールドとBフィールドとからな
り、BフィールドではAフィールドと同じ表示情報に対
する液晶駆動電圧が極性を反転して液晶に印加され、1
フレーム内で交流駆動されている。
As for the liquid crystal driving waveform, as shown in Fig. 5(D) and (E), ■A frame consists of an A field and a B field, and in the B field, the liquid crystal driving voltage for the same display information as the A field has the polarity reversed. is applied to the liquid crystal, and 1
It is AC driven within the frame.

ここで、走査線数をN、OFF時に液晶に印加される実
効値電圧を■。F、とすると+  VOFFに対する0
8時に液晶に印加される実効値電圧■。8の比。
Here, the number of scanning lines is N, and the effective value voltage applied to the liquid crystal when it is OFF is ■. F, then +0 for VOFF
Effective value voltage applied to the liquid crystal at 8 o'clock■. 8 ratio.

■。N/VOFFを最大にするという条件から第5図で
示すv、、vbは次式のように設定される。
■. From the condition of maximizing N/VOFF, v, , vb shown in FIG. 5 are set as shown in the following equation.

第5図(A)〜(E)はそれら■、値、■、値によって
、ピーク値が規制されており、第5図(A)は走査電極
aに印加される電圧波形を示し。
In FIGS. 5(A) to 5(E), the peak value is regulated by these values, and FIG. 5(A) shows the voltage waveform applied to the scanning electrode a.

この電圧波形は、基準電位をvbとなし、Aフイニルド
におけるビークイ直が2vbで、Bフィールリドでは、
このピーク値に対応した最低値0ポルトをとる。
In this voltage waveform, the reference potential is vb, the peak directivity in A field lead is 2vb, and in B field lead,
The lowest value 0 port corresponding to this peak value is taken.

第5図(B)は、 08時におけるデータ電極Cに印加
される電圧波形を示し、この電圧波形は、Aフィールド
期間は、  (Vb−V、)の値をとり、Bフィールド
期間では、  (Vb+Va)の値をとる。
FIG. 5(B) shows the voltage waveform applied to the data electrode C at 08:00, and this voltage waveform takes a value of (Vb-V,) during the A field period and (Vb-V,) during the B field period. Vb+Va).

第5図(C)は、 OFF時におけるデータ電極Cに印
加される電圧波形を示し、この電圧波形は。
FIG. 5(C) shows the voltage waveform applied to the data electrode C in the OFF state, and this voltage waveform is as follows.

前記第5図(B)の波形を反転したもので、Aフィール
ド期間は(Vb+VM)の値をとり、Bフィールド期間
では、  (Vb−V、)の値をとる。
The waveform shown in FIG. 5(B) is inverted, and takes the value (Vb+VM) during the A field period, and takes the value (Vb-V,) during the B field period.

第5図(D)、  (E)は当該マトリクス形液晶パネ
ルを駆動するのに必要な波形で、第5図(D)は08時
において液晶に印加される電圧波形で2第5図(A)の
波形から同図(B)の波形を減算して作られる波形であ
る。
Figures 5(D) and (E) are the waveforms necessary to drive the matrix type liquid crystal panel, and Figure 5(D) is the voltage waveform applied to the liquid crystal at 08:00. This is a waveform created by subtracting the waveform shown in FIG.

また、第5図(E)はOFF時において液晶に印加され
る電圧波形で、同図(A)の波形から、同図(C)の波
形を減算して作られる波形である。
Further, FIG. 5(E) shows a voltage waveform applied to the liquid crystal in the OFF state, and is a waveform created by subtracting the waveform in FIG. 5(C) from the waveform in FIG. 5(A).

この場合、走査側LSIに加わる最大電圧は。In this case, the maximum voltage applied to the scanning LSI is:

2 Vb−2凡■、であり式(1)より、走査線数Nが
多くなると、この値はかなり大きくなる。
2 Vb-2, and from equation (1), this value becomes considerably large as the number N of scanning lines increases.

第6図(A)(B)(C)は、第5図で示した時分割駆
動方式を改良して駆動電圧の低下を図った一例を示すタ
イムチャートである。
FIGS. 6(A), 6(B), and 6(C) are time charts showing an example in which the time division driving method shown in FIG. 5 is improved to reduce the driving voltage.

第6図(A)は走査電極aに印加される電圧波形、同図
(B)は08時においてデータ電極Cに印加される電圧
波形、同図(C’)はOFF時においてデータ電極Cに
印加される電圧波形を示す。
Figure 6 (A) shows the voltage waveform applied to scanning electrode a, Figure 6 (B) shows the voltage waveform applied to data electrode C at 08:00, and Figure 6 (C') shows the voltage waveform applied to data electrode C when it is OFF. The applied voltage waveform is shown.

この場合、Aフィールド期間中に、走査電極aおよびデ
ータ電極Cに加えられる電圧を(■、−Va)だけ下げ
ることによって、走査側LSIおよびデータ側LSIに
加わる最大電圧を(■、+V、)= $+ 1)v、t
で低下させ、第5図(D)(E)で示す所望の液晶駆動
波形を作り出している。いま5走査側LSIおよびデー
タ側LSIとともにP−基板とし、V −s −OVと
すると、この■1..が両LSIに供給される最低の電
位であり。
In this case, by lowering the voltage applied to scan electrode a and data electrode C by (■, -Va) during the A field period, the maximum voltage applied to the scan side LSI and data side LSI is reduced to (■, +V,). = $+ 1) v, t
The desired liquid crystal driving waveforms shown in FIGS. 5(D) and 5(E) are created. Now, assuming that the 5 scanning side LSI and data side LSI are set as a P-board and V-s-OV, then this 1. .. is the lowest potential supplied to both LSIs.

両LSIに加えられる最大電圧V IIaXは、 (■
The maximum voltage V IIaX applied to both LSIs is (■
.

+■、)すなわち(/’ii+1)v、・・・(3)と
なる。
+■, ), that is, (/'ii+1)v, . . . (3).

(発明が解決しようとする問題点) しかるに、このような従来の駆動方式では、液晶駆動用
LSIに加わる最大電圧はかなり高(なるため5年々増
大する液晶パネルの表示容量に対応できなくなる。
(Problems to be Solved by the Invention) However, in such a conventional driving method, the maximum voltage applied to the liquid crystal driving LSI is quite high (as a result, it cannot cope with the display capacity of the liquid crystal panel, which increases every five years).

本発明は液晶パネルの表示容量の増大に対応して増加す
るのがデータ側LSIの個数であり、走査側LSIの個
数は表示容量の増大にかかわらず。
In the present invention, the number of data-side LSIs increases as the display capacity of the liquid crystal panel increases, and the number of scan-side LSIs increases regardless of the increase in display capacity.

通常1個であることに鑑み、データ側LSIに係る最大
電圧を低下させることによって液晶表示モジュール全体
から見て、トータルコストの低下を図ることを目的とす
る。
Considering that there is normally one LSI, the purpose is to reduce the total cost of the entire liquid crystal display module by lowering the maximum voltage related to the data side LSI.

(問題点を解決するだめの手段) 本発明は、走査電極に所定の電圧を印加する走査側集積
回路と、データ電極に所定の電圧を印加する複数のデー
タ側集積回路とによってマトリクス形液晶パネルを時分
割駆動する方式であって。
(Means for Solving the Problems) The present invention provides a matrix type liquid crystal panel using a scan-side integrated circuit that applies a predetermined voltage to the scan electrode and a plurality of data-side integrated circuits that apply a predetermined voltage to the data electrode. This is a time-division driving method.

走査側集積回路およびデータ側集積回路から出力される
1フレームの出力信号がAフィールドと。
One frame of output signals output from the scanning side integrated circuit and the data side integrated circuit is called the A field.

gl Aフィールドに連続するBフィールドとからなり
、このBフィールドではAフィールドと同じ表示情報に
対する液晶駆動電圧が極性を反転して液晶に印加され、
液晶の表示が叶F時に前記データ電極に印加されるBフ
ィールドの電圧値から、液晶の表示がON時に前記デー
タ電極に印加されるAフィールドの電圧値を差し引いた
分の電圧値だけを、前記走査電極に印加されるAフィー
ルドの電圧レヘルを零しヘル側へ抑圧したマトリクス形
液晶パネルの時分割駆動方式に係る。
gl Consists of a B field that follows the A field, and in this B field, the liquid crystal drive voltage for the same display information as the A field is applied to the liquid crystal with the polarity reversed,
Only the voltage value obtained by subtracting the voltage value of the A field applied to the data electrode when the liquid crystal display is ON from the voltage value of the B field applied to the data electrode when the liquid crystal display is ON is calculated. This invention relates to a time-division driving method for a matrix type liquid crystal panel in which the voltage level of the A field applied to the scanning electrode is reduced to zero and suppressed to the healthy side.

(実施例) 以下1本発明の実施例について図面を参照して説明する
(Example) An example of the present invention will be described below with reference to the drawings.

第1図に本発明に係る時分割駆動方式を具体的に実現す
るための回路結線図を示す。
FIG. 1 shows a circuit connection diagram for concretely realizing the time division driving method according to the present invention.

この時分割駆動回路1は、TN−FEN?[晶を用いた
マトリクス形液晶パネルを時分割駆動する回路で、走査
側LSI2と複数のデータ側LSI3によって構成され
、それら両LSIおよび液晶パネルとの関係は第3図と
同じである。走査側LSI2には後述する計算式によっ
て決まる電圧値(V o、 V I  V a>および
人力信号S1が人力されている。データ側LSI3にも
同様に、後述する計算式によって決まる電圧値(Vs、
v、、Vz)および人力信号32.S3・・・がそれぞ
れ人力されている。
Is this time division drive circuit 1 a TN-FEN? [This circuit drives a matrix-type liquid crystal panel using crystals in a time-division manner, and is composed of a scanning side LSI 2 and a plurality of data side LSIs 3, and the relationship between these two LSIs and the liquid crystal panel is the same as in FIG. The scanning side LSI 2 has a voltage value (V o, V I V a > determined by a calculation formula described later) and a human input signal S1. Similarly, the data side LSI 3 has a voltage value (V s ) determined by a calculation formula described later. ,
v,, Vz) and human power signal 32. S3... are each manually operated.

また1図面に示す回路結線図では、走査側LSI2およ
びデータ側LSI3がP−基板の場合を例示し、データ
側LSI3の基準電位V−+  (基板の電位)を走査
側LSI2の基準電位Vs−z(基板の電位)よりもE
d(V)(ただし、O<E、<vc。−■、5□)だけ
高(なしている。
In addition, in the circuit connection diagram shown in Figure 1, the case where the scanning side LSI 2 and the data side LSI 3 are P- substrates is exemplified, and the reference potential V-+ (substrate potential) of the data side LSI 3 is set to the reference potential Vs- of the scanning side LSI 2. E than z (substrate potential)
d(V) (however, O<E, <vc.-■, 5□).

なお、前記側LSIがともにN−基板の場合には+  
VeCおよび液晶駆動用電圧■。〜■、は、負の値とな
り、Eaの値も負の値をとる。
Note that if both of the side LSIs are N- boards, +
VeC and liquid crystal driving voltage ■. ~■ takes a negative value, and the value of Ea also takes a negative value.

第2図(D)(E)に当該液晶パネルを駆動させるため
に必要な液晶駆動波形を示し、この液晶駆動波形は、A
フィールドとBフィールドとからなる1フレームによっ
て構成され、Bフィールドでは、Aフィールドと同じ表
示情報に対する液晶駆動電圧が極性を反転して液晶に印
加され、1フレーム内で交流駆動されている。
Figures 2 (D) and (E) show the liquid crystal drive waveforms necessary to drive the liquid crystal panel, and this liquid crystal drive waveform is A
One frame consists of a field and a B field. In the B field, a liquid crystal drive voltage for the same display information as in the A field is applied to the liquid crystal with its polarity reversed, and the liquid crystal is driven with alternating current within one frame.

図中のv8値、■ゎ値は、上述した式+11 [21と
同じ関係式によって決定された値である。
The v8 value and the ■ゎ value in the figure are values determined by the same relational expression as the above-mentioned expression +11 [21.

第2図(A)は走査電極aに印加される電圧波形、同図
(B)はON時にデータ電極Cに印加される電圧波形、
同図<C>はOFF時にデータ電極Cに印加される電圧
波形、同図CD)はON時に液晶に印加される電圧波形
で、同図(A)の波形から同図(B)の波形を減算して
作られる波形である。
FIG. 2(A) shows the voltage waveform applied to the scanning electrode a, and FIG. 2(B) shows the voltage waveform applied to the data electrode C when turned on.
The figure <C> is the voltage waveform applied to the data electrode C when it is OFF, and the figure CD) is the voltage waveform applied to the liquid crystal when it is ON. This is a waveform created by subtraction.

また、同図(E)はOFF時に液晶に印加される電圧波
形で、同図(A)の波形から同図(C)の波形を減算し
て作られる波形である。
Further, (E) in the same figure is a voltage waveform applied to the liquid crystal when the liquid crystal is turned off, and is a waveform created by subtracting the waveform in (C) in the same figure from the waveform in (A).

本発明では、第2図(D)(E)で示す所望の電圧波形
を得るために、走査電極aに印加される電圧波形のAフ
ィールド期間中のみを基準レヘル■3から次式(4)で
与えられる■4だけ低下させた■4を基準レベルとなし
ている。
In the present invention, in order to obtain the desired voltage waveforms shown in FIG. ■4, which is lowered by ■4 given by , is taken as the reference level.

V4 =Vb  Va  Eg      −f4)す
なわち、  Vss+ =Ea 、  Vgr2=Oと
し、走査側LSI2に供給される液晶駆動用電圧(VO
V4 = Vb Va Eg - f4) That is, Vss+ = Ea, Vgr2 = O, and the liquid crystal driving voltage (VO
.

VS、  V4)およびデータ側LSI3に供給される
液晶駆動用電圧(V+、Vl  vs)は以下の式で表
わされる。
VS, V4) and the liquid crystal driving voltage (V+, Vl vs) supplied to the data side LSI 3 are expressed by the following formula.

■。=2Vb  Va= (FJ+ 1) Va+Ea
V、=V、−V。
■. =2Vb Va= (FJ+ 1) Va+Ea
V,=V,-V.

V2= ■、+ v、   Va= 2’VM + E
av、=v、=、6v。
V2= ■, + v, Va= 2'VM + E
av,=v,=,6v.

V 4 = V b   V a = V a + E
 aV5=Vb+Vs= $+1)Va 走査側LSI2に供給される電圧V0は、走査電極aに
印加される電圧波形のAフィールド中のピーク値であり
、電圧■4はAフィールド中の基準レベルである。
V 4 = V b Va = Va + E
aV5=Vb+Vs=$+1)Va The voltage V0 supplied to the scanning side LSI 2 is the peak value in the A field of the voltage waveform applied to the scanning electrode a, and the voltage 4 is the reference level in the A field. .

データ側LSI3に供給される電圧V、は、 ON時に
データ電極Cに印加される電圧波形のBフィールド期間
の電圧を示し、電圧V、はOFF時にデータ電極Cに印
加される電圧波形のBフィールド。
The voltage V supplied to the data side LSI 3 indicates the voltage during the B field period of the voltage waveform applied to the data electrode C when it is ON, and the voltage V indicates the B field period of the voltage waveform that is applied to the data electrode C when it is OFF. .

期間の電圧を示し、電圧■2は、同電圧波形におけるA
フィールド期間の電圧を示す。
Indicates the voltage of the period, voltage 2 is A in the same voltage waveform.
Indicates the voltage during the field period.

(具体的データ) 本発明によれば、データ側LSI3に加わる最大電圧V
DMは、V−*+−Ea、Vs−i=0とすると。
(Specific Data) According to the present invention, the maximum voltage V applied to the data side LSI 3
Assuming that DM is V-*+-Ea and Vs-i=0.

VDM=VS  V*g+−(、/’jM+ 1) V
a  E、+となり、走査側LSI2に加わる最大電圧
v3Mは。
VDM=VS V*g+-(,/'jM+ 1) V
a E, +, and the maximum voltage v3M applied to the scanning side LSI 2 is.

Vs、4= Vo  Vssz= (仄” 1 ) V
a + Eaとなる。
Vs, 4= Vo Vssz= (仄”1) V
It becomes a + Ea.

今、走査線数N=64.液晶のしきい値電圧Vvh= 
2.0 (V)のマトリクス形液晶パネルを例にとると
Now, the number of scanning lines N=64. Liquid crystal threshold voltage Vvh=
Take a 2.0 (V) matrix type liquid crystal panel as an example.

VOFF = Vth= 2.0 (V)として。As VOFF = Vth = 2.0 (V).

式(1)より。From formula (1).

V、 =1.512  (V)となる。V, = 1.512 (V).

よって、従来方式では1式(3)により。Therefore, in the conventional method, Equation 1 (3) is used.

■□。=13.61(V)となって5走査側LSIおよ
びデータ側LSIの双方を高耐圧化する必要がある。
■□. =13.61 (V), and it is necessary to make both the 5-scan side LSI and the data side LSI high withstand voltage.

一方、上述した実施例において、E、=3.608vと
なすと、データ側LSIに加えられる最大電圧VDMが
IOVとなり、また走査側LSIに加えられる最大電圧
v3.4は17.22 Vとなって、データ側LSIは
高耐圧化する必要がない。
On the other hand, in the above embodiment, if E = 3.608v, the maximum voltage VDM applied to the data side LSI becomes IOV, and the maximum voltage v3.4 applied to the scanning side LSI becomes 17.22V. Therefore, there is no need for the data side LSI to have a high breakdown voltage.

(発明の効果) 以上述べたように1本発明によれば、多数個必要とされ
るデータ側LSIは、特に高耐圧化する必要がないので
、液晶モジュール全体としてのトータルコストの低下を
図ることができる。
(Effects of the Invention) As described above, according to the present invention, there is no need for the data-side LSIs, which are required in large numbers, to have particularly high voltage resistance, thereby reducing the total cost of the entire liquid crystal module. I can do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る時分割駆動方式を実現するための
LSIの結線回路図、第2図は実施例の動作を説明する
タイミングチャート、第3図はマトリクス形液晶パネル
と液晶駆動用LSIの関係を示すブロック図、第4図は
従来の時分割駆動方式を実現したLSIの結線回路図、
第5図および第6図は従来例の動作を説明するタイミン
グチャートである。 ■・・・時分割駆動回路 2・・・走査側LSI3・・
・データ側LSI ほか1名 第 7図
Fig. 1 is a wiring circuit diagram of an LSI for realizing the time-division driving method according to the present invention, Fig. 2 is a timing chart explaining the operation of the embodiment, and Fig. 3 is a matrix type liquid crystal panel and an LSI for driving liquid crystal. 4 is a block diagram showing the relationship between the
5 and 6 are timing charts explaining the operation of the conventional example. ■...Time division drive circuit 2...Scanning side LSI3...
・Data side LSI and 1 other person Figure 7

Claims (1)

【特許請求の範囲】 1)走査電極に所定の電圧を印加する走査側集積回路と
、データ電極に所定の電圧を印加する複数のデータ側集
積回路とによってマトリクス形液晶パネルを時分割駆動
する方式であって、走査側集積回路およびデータ側集積
回路から出力される1フレームの出力信号がAフィール
ドと、該Aフィールドに連続するBフィールドとからな
り、このBフィールドではAフィールドに対する液晶駆
動電圧が極性を反転して液晶に印加され、液晶の表示が OFF時に前記データ電極に印加されるBフィールドの
電圧値から、液晶の表示がON時に前記データ電極に印
加されるAフィールドの電圧値を差し引いた分の電圧値
だけを、前記走査電極に印加されるAフィールドの電圧
レベルを零レベル側へ抑圧したことを特徴とするマトリ
クス形液晶パネルの時分割駆動方式。
[Scope of Claims] 1) A method of time-divisionally driving a matrix type liquid crystal panel using a scanning-side integrated circuit that applies a predetermined voltage to the scan electrode and a plurality of data-side integrated circuits that apply a predetermined voltage to the data electrode. One frame of output signals output from the scanning-side integrated circuit and the data-side integrated circuit consists of an A field and a B field following the A field, and in this B field, the liquid crystal drive voltage with respect to the A field is The voltage value of the A field applied to the data electrode when the liquid crystal display is ON is subtracted from the voltage value of the B field, which is applied to the liquid crystal with the polarity reversed and applied to the data electrode when the liquid crystal display is OFF. 1. A time division driving method for a matrix type liquid crystal panel, characterized in that the voltage level of the A field applied to the scanning electrode is suppressed to the zero level side by only the voltage value corresponding to the voltage value.
JP19004084A 1984-09-11 1984-09-11 Time division driving system of matrix type liquid crystal panel Pending JPS6167834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19004084A JPS6167834A (en) 1984-09-11 1984-09-11 Time division driving system of matrix type liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19004084A JPS6167834A (en) 1984-09-11 1984-09-11 Time division driving system of matrix type liquid crystal panel

Publications (1)

Publication Number Publication Date
JPS6167834A true JPS6167834A (en) 1986-04-08

Family

ID=16251357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19004084A Pending JPS6167834A (en) 1984-09-11 1984-09-11 Time division driving system of matrix type liquid crystal panel

Country Status (1)

Country Link
JP (1) JPS6167834A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406022A2 (en) * 1989-06-30 1991-01-02 Sharp Kabushiki Kaisha Display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406022A2 (en) * 1989-06-30 1991-01-02 Sharp Kabushiki Kaisha Display apparatus
US5270697A (en) * 1989-06-30 1993-12-14 Sharp Kabushiki Kaisha Display apparatus

Similar Documents

Publication Publication Date Title
JP4425556B2 (en) DRIVE DEVICE AND DISPLAY MODULE HAVING THE SAME
JPH0549085B2 (en)
JPS61252582A (en) Driver for matrix type thin film field luminous display
US7088324B2 (en) Liquid crystal display driver and method thereof
JP3119942B2 (en) Driving method of active matrix type thin film transistor liquid crystal panel
JPH07244269A (en) Display device
JPH07281641A (en) Active matrix type liquid crystal display
JPS6167834A (en) Time division driving system of matrix type liquid crystal panel
JPH0954309A (en) Liquid crystal display device
JP2003029719A (en) Liquid crystal display device
JP3748904B2 (en) Liquid crystal display
JPH07325556A (en) Gradation voltage generation circuit for liquid crystal display device
US5233340A (en) Method of driving a display device
JP2005172872A (en) Liquid crystal display
JPH09198012A (en) Liquid crystal display device
JP2849034B2 (en) Display drive
JP2619083B2 (en) Driving method of display device
JPH02184890A (en) Matrix display device
JPH07114001A (en) Liquid crystal display device
JPH06149180A (en) Method for driving liquid cystal display device
JPS6370291A (en) Drive circuit for matrix display panel
JP3044037B2 (en) Flat panel display
JPH09251282A (en) Driving device for display device, liquid crystal display device and drive method for liquid crystal display device
JPH08137440A (en) Gradation voltage generation circuit for liquid crystal display device
JP2003215630A (en) Liquid crystal display device