JPS6167331A - エコ−除去装置 - Google Patents

エコ−除去装置

Info

Publication number
JPS6167331A
JPS6167331A JP18989684A JP18989684A JPS6167331A JP S6167331 A JPS6167331 A JP S6167331A JP 18989684 A JP18989684 A JP 18989684A JP 18989684 A JP18989684 A JP 18989684A JP S6167331 A JPS6167331 A JP S6167331A
Authority
JP
Japan
Prior art keywords
signal
echo
circuit
code
replica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18989684A
Other languages
English (en)
Inventor
Akira Kanemasa
金政 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18989684A priority Critical patent/JPS6167331A/ja
Publication of JPS6167331A publication Critical patent/JPS6167331A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2線双方向デイジタル伝送を実現するための
エコー除去装置に関する。
(従来技術とその問題点) ペア線を用いて2線双方向デイジタル伝送を実現するた
めの公知の技術としてエコーキャンセラが知られている
(アイイーイーイー・トランザクションズ・オンーアク
ースティクス慟スピーチ・アンド・シグナルゆプロセッ
シング(IEEBTR,AN8ACTION8 ON 
ACOU8TICi9.5PEECH,ANDSIGN
AL PROCE88ING ) 27巻6号、197
9年。
768〜781ページ)oエコーキャンセラハ、エコー
のインパルス応答の長さ分の係数タップを持つ適応型フ
ィルタを用いて送出データ系列に対応した擬似エコー(
エコーレプリカ)を生成することにより、2 i1/ 
4 線変換回路にて、送信回路から受信回路に漏れ込む
エコーを抑圧するように動作する。この時、適応フィル
タの各タップ係数は、エコーと受信信号が混在!た混在
信号からエコーレプリカを差引いた誤差信号と送出デー
タとの相関をとることにより遂次修正される。このよう
な適応フィルタの係数修正即ちエコーキャンセラの収束
アルゴリズムとしては、前記参考文献に記載されておυ
、その代表的なものとして、ストキャーステイク・イタ
レージ四ン・アルゴリズム(5tochastic 1
teration algorithm )  とサイ
ン・アルゴリズム(sign algorthm )が
知られている0ここで、エコーキャンセラのエテップ化
の実現を図る場合には、最近著しい進歩をとけているデ
ィジタル・デバイス技術を適用できる方式が望ましい。
この時前述の適応型フィルタとしてディジタルフィルタ
を用いて構成しようとすると、アナログ/ディジタル(
^/D)変換器及びディジタル/アナログ(D/A)変
換器が必要となるコこのうちD/A変換器の所要ビット
数は、システムの要求条件から定まシ1例えば加入者線
への応用では12ピット程度必要となる。一方、A/D
変換器の所要ピット数は、システム条件のみならず前述
のエコーキャンセラの収束アルゴリズムにも依存する。
例えば加入者線への応用では、ストキャーステイク・イ
タレージ箇ン・アルゴリズムを採用すると8ビット程度
必要なのに対し、サイン・アルゴリズムでは、1ビツト
ですむという特長がある。ハードウェア規模を小さくす
る点から言えば、後者のアルゴリズムを採用するのが有
利であることは明らかである。
しかしながら、サイン・アルゴリズムは収束時間が長い
という欠点がある。また、伝送路符号として、例えばバ
イフェーズ符号のような2値打号′を使用した場合に、
残音エコー(エコーとエコーレプリカとの差)レベルを
受信信号レベル以下にするためには、1ピツ) A/D
変換器(符号検出器)の入力信号にランダム雑音を付加
すると共に、受信信号レベルに応じて、このランダム雑
音の振幅を制御する必要がある0従って、ノ・−ドウエ
ア規模が大きくなるという欠点が6りた昏 (発明の目的) そこで、本発明の目的は、収束時間が短かくかつハード
ウェア規模の小さいエコー除去装置金提供することにあ
る0 (発明の構成) 本発明は、2線/4巌変換回路の4線側にて送信回路よ
り受信回路へ漏れ込むエコーを除去する際に、送信信号
を入力としエコーレプリカを生成するためのアダプティ
ブ・フィルタと、該受信回路にて得られる受信信号と該
エコーとから成る混在信号と該エコーレプリカとの差を
得るだめの減算器と、該減算器の出力信号の符号と該エ
コーレプリカの符号とを乗算するための乗算器と、該乗
算器の出力を平均化するための平均化回路と、該平均化
回路に供給されるクロックを停止するためのクロ、り禁
止手段とを少なくとも具備し、該平均化回路の出力の絶
対値の大きさに応じて該アダプティブ・フィルタのタッ
プ係数修正量の大きさを適応的に変化させると共に、該
送信信号が無信号になる時間区間のみ該クロック禁止手
段により、該平均化回路の動作を停止させるように構成
したことを特徴とする。
(発明の原理) 本発明は、エコーレプリカの符号と、誤差信号にエコー
−エコーレプリカ士受信信号)の符号と(2)相gt+
>!、’24留エコー(=エコーーエコーレプリカ)レ
ベルに応じて変化することに注目し、前記相関値の大き
さに応じてアダプティブ・フィルタのタップ係数の修正
量を適応的に変化させることにより収束時間の短縮を可
能くする。この時、バースト状(1信号有り”と@信号
無し”の時間区間が交互でかつ周期的)に発生された送
信信号の無信号区間において、誤差信号のΦには、エコ
ーもエコーレプリカも含まれておらず、受信信号のみの
成分となるコ従って、相関器の一方の入力である誤差信
号の符号は、受信信号の符号に一致するから、所望の相
関値が得られないという問題が生じる。そこで、送信信
号をバースト状に変換するための各種タイミング信号を
発生する伎能をもつ送信側制御部から発生される無信号
区間のりイミング信号を利用して、送出信号が無信号で
ある区間は相関器の動作を停止させるように構成し、正
確な相関値を得ることができるようにした点が本発明の
ポイントである。また、相関器として、乗算器、平均化
回路及び絶対値を得る手段を用いて構成することにより
回路の簡単化を図っている。
(実施例) 次に図面を参照して本発明について詳細に説明する。
第1図は、本発明の一実施例を示すブロック図である。
ここで第1図の回路は、2線伝送路20を介して対向で
接続されているものとする。加入者クープルを対象とす
れば、一方は局側に、一方は加入者側に設置される。こ
こでは、説明を簡単にするために、ベースバンド伝送を
仮定し、第1図を加入者側回路として説明する。
第1図において、入力端子IKは2値データ系列が供給
され入力バッファ−2に入力される0人力バッファー2
の出力は送信部3及びアダプティブ・ ディジタルフィ
ルタ6に供給される0送信部3にて2値データ系列は伝
送路符号に変換されノ・イブリッド・トランス4を介し
て2@伝送路20に送出される。アダプティブ・ディジ
タルフィルタ6には入カパッフアー2の出力及び乗算器
15の出力が供給されており、このアダプティブ・ディ
ジタルフィルタ6はハイブリッド・トランス4のインピ
ーダンス不整合により生じるエコーに対応したエコーレ
プリカを生成する。アダプティブ・ディジタルフィルタ
6の出力はD/Aコンバータ7及び符号抽出回路10に
供給されるOD/Aコンバータにより、アダプティブ・
ディジタルフィルタ6の出力であるエコーレプリカ轄ア
ナログ信号に変換されて減算器8の一方の入力として供
給される〇一方、送信部3にて発生された送信信号のエ
コー成分はハイブリッドトランス4を介してローパス・
フィルタ(LPF)5に供給される。さらに第1図の回
路に対向した相手側から送出された受信信号は、2線伝
送路20及びハイブリッド・トランス4を介してローパ
ス・フィルタ5に供給されるロローパス・フィルタ5に
より、所望の帯域以外の周波数成分を抑圧された信号は
、減算器8の一方の人力に供給される。減算器出力は、
受信部17及び符号検出器9に供給される。符号検出器
9では、入力信号の符号のみを検出し、その符号は乗算
器11及び15に供給される。一方符号抽出回路10で
は、アダプティブ・ディジタルフィルタ6の出力信号で
ちるエコーレプリカの符号を抽出した後、その符号は乗
算器11に供給される。乗算器11にて得られた符号検
出器9の出力と符号抽出器10の出力との乗算結果は平
均化回路12に供給された後、絶対値化回路13により
絶対値に変換されて乗算器14に供給される。従りて、
乗算器11.平均化回路12.絶対値化回路13から構
成されるブロックは、相関器として動作し乗算器11に
入力される2つの入力の相関が計算されることになる。
ここで平均化回路12にはアンドゲート16を介して動
作クロックが供給されている口また、アンドゲート16
の他方の入力には制御部19からのタイミング信号が供
給されている。従りて、平均化回路12の動作は、制御
部19から供給されているタイミング信号により決定さ
れ、周期的にオン/オフの動作を繰返す、この平均化回
路12のオン/オフの動作については後で詳しく述べる
絶対値化回路13の出力信号は乗算器14にて2α(α
は正の定数)倍された後アダプティブ・ディジタルフィ
ルタ6のタップ修正量として乗算器15に供給される0
さらに乗算器15の出力はアダプティブ・ディジタルフ
ィルタ6に供給されている。
一方、減算器8の出力である誤差信号は受信部17に供
給され伝送路符号から2値のデータ系列に逆変換される
。また、受信部17ではクロックの抽出、データの識別
、バースト検出などが行なわれ制御部19に供給される
。さらに受信部17の出力信号であるバースト状の2値
データ系列は出力バッファ18に供給され、非バースト
の2値データ系列に迎変換されて出力端子21に現われ
る。
次に、第1図の各部分の動作について、第2図fan、
 (bl及び第3図(at〜(e)をか照しながらさら
に詳細に説明する。第2図は、第1図の送信部3におい
て発生される伝送路符号のパルス波形の一例を示したも
のである。第2図(a)はWAL−1あるいはパイ7エ
ーズと呼ばれている符号であり、2値データ@0”及び
11111に対し、それぞれ図に示すように、1ビット
分の時間幅T内で完全に直流バランスの取れたパルス波
形を割当てる0第2図(b)は。
WAL−2符号と叶ばれる符号であシ、WAL−1符号
と同様にT内で完全に直流バランスが取れており、かつ
WAL−1符号と比べて若干信号スペクトラムが低域に
ずれているという特徴をもっている。
エコーキャンセラ技術を用いて2線双方向デイジタル伝
送を実現する際の伝送路符号としては、第2図(all
 (blに示すような2値打号がしばしば用いられる。
その理由はアダプティブ・フィルタのタップ係数の個数
は、伝送路符号の直流バランスが良い程少なくてすみ、
従ってハードウェア規模を小さくすることが可能となる
からである0さて、伝送路符号として2値打号を用い、
サイン・アルゴリズムによるエコーキャンセラの収束を
行なう場合、受信信号の存在によりエコーキャンセラの
適応動作が不可能になるという問題か生じる口この問題
を解決するため、従来は誤差信号(=エコーー二コーレ
プリカ+受信信号)を1ビツト波子化する際、受信信号
と同レベル程度のランダム雑音を付加した後1ビツト麓
子化を行なうという方法が知られている。本発明では、
この問題を避けるために、送信信号をバースト状に送出
すると共に、対向する装置の各々の送受信回路では、送
受信信号の無信号区間が時間的に重ならないように構成
する方法を採用している。次に送信信号の送出方法につ
いて説明する。
第3図(a)〜(e)は、送受信号のタイミングチャー
トを示したものである。同図(atは、送信2値データ
系列であり、Fはフレーム長を示す口例えば2値データ
系列のビットレースをf。bit/s 、 nビ、ト単
位でフレームを組むとすると、F=n/f0seeとな
る。第3図(blは、送信信号を示したものでアシ、フ
レーム内のnビットは圧縮されバースト状に構成される
。ここでは第2図(、)のWAL−1符号の例を示した
。無信号区間の時間幅をτと仮定すれば、送信信号のビ
ットレートはf。/(1−τf o/ n ) b i
 t/ sとな!り1/(1−τfo/n)倍に上昇す
る0第3図(a)の2値データ系列は、第1図の入力端
子1に供給される。第1図の入力バッファ2では制御部
19の制御信号により入力信号のビットレートをフレー
ム単位で17(l−τfo/n)倍に上昇させると共に
、無信号区間を区別できる形で出力される口従って入力
バッファー2の出力信号は3値又は、バイナリの2ビ、
トで表現され、送信部3及びアダプティブ・ディジタル
フィルタ6に供給される。送信部3の出力信号が第3図
(blに対応している。第3図(e)の平均化回路の動
作については後述することにし、同図(dL (e)に
ついて、まず説明する。第3図(dlは受信信号のタイ
ミングチャートを示したも、のであシ、送受信信号の各
々の無信号区間が重なり合わないように同期させる。
第3図(d)の無信号区間では、受信信号は無信号状態
となるから、サイン・アルゴリズムによるアダプティブ
・フィルタの収束に際し、その適応動作が保障されるこ
とになる。第3図(e)は受信2値データ系列を示した
ものであり、受信信号の信号有シの区間のデータを識別
し、ビットレートを(1−τf0/n)倍に下降させ1
元のピッ−トレードf に戻して、出力する。第3図(
elの受信2値デ〇 一夕系列は第1図の出力端子21に現われることになる
。第1図の出力パッファ−18では、制御回路190制
御信号によりバ−スト状の信号が非バースト状の2値デ
ータ系列に戻される。なお、入力バッファー2及び出力
バッファ−18は、例えばファースト・イン・ファース
ト・アウトと呼ばれるディジタル素子を利用すれば容易
に実現できる。次にエコーキャンセラの動作について詳
細に説明する〇 第1図において、アダプティブ・ディジタルフィルタ6
*  D/Aコンバータ7、減算器8.符号検出回路9
及び乗算器15により構成される閉ループ回路は、減算
器8の出力信号に含まれているエコー成分を小さくする
ように適応動作する。この適応動作はアダプティブ・デ
ィジタルフィルタ6のタップ係数を更新することによ゛
シ実現されるロー回当りの各タップ係数の修正量の大き
さは、乗算器15の出力信号の絶対値に一致している0
第1図において、符号抽出回路101乗算器11゜平均
化回路12.絶対値化回路13及び乗算器14を削除し
1乗算器14から供給されている乗算器150入力を2
αとすれば、従来のサイン・アルゴリズムと一致する。
その理由は減算器8の出力信号即ち誤差信号をフィード
・バックする際、符号検出回路9により誤差信号の符号
情報のみをフィード・バックしているからである。本発
明は、従来の構成と異なシ、第1図に示したように、絶
対値化回路13の出力信号をタップ係数の修正量として
利用する構成となりているから、符号情報Kmみづけし
た値がアダプティブ・ディジタルフィルタ6にフィード
・バックされることになる。
従って乗算器11.平均化回路12及び絶対値化回路1
3から成る相関器の出力値は残留エコーが大きい場合に
は大きな値、残留エコーが小さい場合には小さな値とな
るので、従来のサイン・アルゴリズムと比較して収束時
間を大幅に短縮することが可能となる。
ここで、第1図の平均化回路12には、アンド・ゲート
16を介してクロック信号が供給されており、その動作
は以下のよプに現定される。即ち、アンド・ゲー)16
には制御回路19から供給される制御信号が加えられ、
この制御信号により平均化回路12のオン/オフ動作が
決定される。平均化回路12の動作のタイミングチャー
トを第3図(cl K示す。同図に示すように平均化回
路12は、1フレーム内で送信信号が有りの時間区間の
み動作し、送信信号が無信号となる時間区間ではその動
作を停止する。この平均化回路12のオン/オフ動作は
制御回路19からアンド・ゲート16に供給されている
1ilJ御信号を@1″/@0”にすることにより実現
されている口このように、平均化回路12の動作をオン
/オフする理由は、送信信号が無信号となる時間区間で
は、エコー自体が存在しないから、誤差信号にエコーが
含まれないことになシ、誤差信号の符号とエコーレプリ
カの符号との相関をとる意味がなくなるからである。第
1図に示した本発明の一実施例の構成によれば、送信信
号が無信号となる時間区間では平均化回路12の出力信
号は、その動作がオフとなる直前の値を保持しているか
ら、乗算器11.平均化回路12及び絶対値化回路13
から成る相関器は、正確に動作し、正しい相関値が得ら
れることになる〇なお、以上の説明では伝送路符号とし
て2値打号を利用した例を示したが、バイポーラ符号の
ような3値打号あるいは多値符号にも本発明が適用でき
ることは明らかである。この場合にも送信信号をバース
ト状に変換し無信号区間において平均化回路の動作を停
止するように構成すれば良い。
この時第1図において送信部3と受信部17の構成を採
用した伝送路符号に対応して変形すれば容易に実現でき
る。
(発明の効果) 以上詳細に述べたように、本発明によれば、送信信号を
一定のフレーム周期にてバースト状に変換することくよ
)、無信号区間を生成すると共に、同様の変換を施され
た受信信号の無信号区間を利用したエコーキャンセラの
適応動作が可能となる。
従って、サイン・アルゴリズムを実現する際、従来必要
とされたランダム雑音を付加する回路が不要となるから
ハードウェア規模を小さくすることが可能となる。また
、誤差信号の符号とエコーレプリカの符号との相関値を
用いて、アダプティブ・フィルタのタップ修正量の大き
さを適応的に変化させることにより、従来のサイン・ア
ルゴリズムに比べて大幅な収束時間の短縮を実現するこ
とが可能となる。この時、本発明によれば、送信信号が
無信号となる時間区間にて、平均化回路の動作を停止す
ることにより正確な相関値を得ることができるから、更
に収束時間の短縮が可能となる。
【図面の簡単な説明】
第1図は1本発明の一実施例を示すブロック図、第2図
(at、 (b)は伝送路符号のパルス波形の一例、第
3図(a)〜(elは1第1図のタイミングチャートを
示したものである0 図において1は入力端子、2は入カッ(ツ7アー、3は
送信部、4は)・イブリッド回路、5はローノくス・フ
ィルタ、参照6はアダプティブ・ディジタA/フィルタ
、7はD/Aコンバータ、8は減算器、9は符号変換器
、10は符号抽出器、11,14及び15は乗算器、1
2は平均化回路、13は絶対値化回路、16はアンド・
ゲート、17は受信部、18は出力パッファ−119は
制御部、20は2線伝送路、21は出力端子をそれぞれ
示すON                   −1
−!− )J=I   G

Claims (1)

    【特許請求の範囲】
  1. 2線/4線変換回路の4線側にて送信回路より受信回路
    へ漏れ込むエコーを除去するエコー除去装置であって、
    送信信号を受けエコーレプリカを生成するためのアダプ
    ティブ・フィルタと、該受信回路にて得られる受信信号
    と該エコーとから成る混在信号と該エコーレプリカとの
    差を得るための減算器と、該減算器の出力信号の符号と
    該エコーレプリカの符号とを乗算するための乗算器と、
    該乗算器の出力を平均化するための平均化回路と、送信
    信号が無信号となる区間を検出し該区間において前記平
    均化回路に供給されるクロックを停止するクロック禁止
    手段と、該平均化回路の出力の絶対値の大きさに応じて
    該アダプティブ・フィルタのタップ係数修正量の大きさ
    を適応的に変化させ前記アダプティブ・フィルタに供給
    する手段とを備えたことを特徴とするエコー除去装置。
JP18989684A 1984-09-11 1984-09-11 エコ−除去装置 Pending JPS6167331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18989684A JPS6167331A (ja) 1984-09-11 1984-09-11 エコ−除去装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18989684A JPS6167331A (ja) 1984-09-11 1984-09-11 エコ−除去装置

Publications (1)

Publication Number Publication Date
JPS6167331A true JPS6167331A (ja) 1986-04-07

Family

ID=16248999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18989684A Pending JPS6167331A (ja) 1984-09-11 1984-09-11 エコ−除去装置

Country Status (1)

Country Link
JP (1) JPS6167331A (ja)

Similar Documents

Publication Publication Date Title
US5157690A (en) Adaptive convergent decision feedback equalizer
JPS61112449A (ja) デ−タ伝送システム
JPS62128627A (ja) データ伝送装置における同期維持方法
US4769808A (en) Method of cancelling echoes in full-duplex data transmission system
JPS62118644A (ja) 高速アナログ・エコ−・キヤンセラ−
US4334128A (en) Echo canceler for homochronous data transmission systems
US4411006A (en) Digital bit rate synchronizer for digital echo cancellers and similar signal processing devices
JPH039655B2 (ja)
US6463106B1 (en) Receiver with adaptive processing
EP0246425B1 (en) Apparatus for cancelling echoes in a duplex digital transmission system
US5341417A (en) Integrated PCM-CODEC circuit with telemetering noise elimination
JPS6167331A (ja) エコ−除去装置
JPH0460376B2 (ja)
JPS6167330A (ja) エコ−除去方法
JPS62159925A (ja) エコ−除去装置
JPH05218903A (ja) エコーキャンセラ
JPH0541679A (ja) モデム用エコーキヤンセラのバルクデイレイ測定法
JPS6173431A (ja) エコ−除去方法
JPS6173429A (ja) エコ−除去方法
JPS6173434A (ja) エコ−除去方法
JPS62271528A (ja) 加入者線伝送装置
JPS6173433A (ja) エコ−除去方法
JPH08213939A (ja) エコーキャンセラ装置
JPH0779290B2 (ja) エコ−除去装置
JPS60127825A (ja) エコ−除去方法及び装置