JPS6167245A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS6167245A
JPS6167245A JP19042984A JP19042984A JPS6167245A JP S6167245 A JPS6167245 A JP S6167245A JP 19042984 A JP19042984 A JP 19042984A JP 19042984 A JP19042984 A JP 19042984A JP S6167245 A JPS6167245 A JP S6167245A
Authority
JP
Japan
Prior art keywords
opening
wiring
coating
opening part
tapered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19042984A
Other languages
Japanese (ja)
Inventor
Kiyotaka Sawa
沢 清隆
Akira Kanzawa
神沢 公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP19042984A priority Critical patent/JPS6167245A/en
Publication of JPS6167245A publication Critical patent/JPS6167245A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent disconnection of a wiring inside an opening part of a contact hole, by providing an upwardly tapered insulative coating on the side wall of the opening part, and installing a metal film inside the opening part. CONSTITUTION:To form a pattern of contact holes for wiring, first and second insulator films 3, 4 are formed on the surface of a semiconductor substrate 1. A photoresist 5 is coated on the surface of the insulator film 4, and a contact hole pattern is formed in the photoresist 5 to etch the insulator films 3 and 4. After the photoresist 5 has been removed, a coating 7 having silicon oxide as a principal component is formed inside an opening part 6 in such a manner that the coating 7 has a mortar-shaped cross-section. After the coating 7 has been sintered, it is subjected to isotropic etching so that a tapered coating 7 remains on the side wall of the opening part 6. Thereafter, wiring patterning is effected according to an ordinary technique.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置及びその製造方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a semiconductor device and a method for manufacturing the same.

(従来の技術) 半導体装置の製造過程において、半導体基板に形成され
ているベース、エミッタなどの導電型領域に配線を施す
工程がある。これは半導体基板の表面上の絶縁層にコン
タクト・バターニングすることによって行う。このパタ
ーニングは前記絶縁膜の表面にフォトレジストを使って
配線パターンを形成し、次にこのフォトレジストをマス
クにして導電型領域内の絶縁層をエツチングして開口す
る。そのあとアルミニウムのような配線材料を蒸着して
から不要な部分をエツチング除去する。
(Prior Art) In the manufacturing process of a semiconductor device, there is a step of providing wiring to conductive regions such as a base and an emitter formed on a semiconductor substrate. This is done by contact patterning the insulating layer on the surface of the semiconductor substrate. In this patterning, a wiring pattern is formed on the surface of the insulating film using a photoresist, and then, using the photoresist as a mask, the insulating layer in the conductivity type region is etched to form an opening. A wiring material such as aluminum is then deposited and the unnecessary portions are etched away.

通常はエツチングとしてドライ又はウェットエツチング
法が採用されている。このエツチング法によれば、前記
絶縁層の開口部分の肩部分がややだれ気味になってテー
パ状となるので、配線材料の蒸着の際、前記開口部分の
肩部分に沿って配線材料が円滑に被着していくようにな
り、きわめて都合がよい。
Usually, a dry or wet etching method is used for etching. According to this etching method, the shoulder portion of the opening in the insulating layer becomes slightly sagging and tapered, so that when the wiring material is vapor deposited, the wiring material is applied smoothly along the shoulder portion of the opening. This is extremely convenient.

一方近時この種半導体装置において、集積密度の増大化
が要求されてきている。しかし前記のような配線パター
ンのための開口部分の肩部分がだれ気味のテーバ状とな
ると、それだけ開口部分が占める面積が広くなる。その
ためその分だけ集積密度が低下するようになってしまう
On the other hand, in recent years, there has been a demand for increased integration density in this type of semiconductor device. However, if the shoulder portion of the opening for the wiring pattern becomes tapered and tapered, the area occupied by the opening increases accordingly. Therefore, the integration density will be reduced by that amount.

これを改善するために、従来のエツチング法に代えて異
方性のエツチング法の採用が考えられる。
In order to improve this, it is conceivable to adopt an anisotropic etching method instead of the conventional etching method.

これは反応性イオンを用いるエツチング法で、前記の例
で言えば絶縁層の配線パターニングにおける開口部分の
エツチングにこのエツチング法を採用すると、その開口
部分の肩部分がだれ気味になることなく、すなわちテー
パ状となることなく開口部分を形成することができるよ
うになる。
This is an etching method that uses reactive ions, and in the example above, if this etching method is used to etch the openings in the wiring patterning of the insulating layer, the shoulders of the openings will not sag, i.e. It becomes possible to form an opening portion without forming a tapered shape.

ところがこのようなエツチング法によると、開口部分の
肩部分にだれが生じない点では都合がよいとしても、こ
のあとの配線パターニングのための蒸着時、蒸着粒子が
、開口部分の内部、特にその側壁面と底面との境界部分
に被着しにくくなるようになる。そのため場合によって
は形成された配線が開口部分の内部において連続せず、
途絶してしまっていることもある。もちろん異方性のエ
ツチングによらない場合でも、開口部分の肩部分にだれ
が生じないようにコンタクトホールを形成するときは同
様な問題がある。
However, although this etching method is advantageous in that it does not cause droop on the shoulders of the openings, during the subsequent vapor deposition for wiring patterning, the evaporation particles may damage the interior of the openings, especially on the sides thereof. It becomes difficult to adhere to the boundary between the wall surface and the bottom surface. Therefore, in some cases, the formed wiring is not continuous inside the opening,
Sometimes it is discontinued. Of course, even when anisotropic etching is not used, a similar problem occurs when a contact hole is formed so as not to cause droop in the shoulder portion of the opening.

(発明が解決しようとする問題点) この発明は配線のためのコンタクト・パターニングに際
して、その開口部分の面積を縮小する目的で肩部分にだ
れが生じないように開口部分を形成した場合でも、その
開口部分内での配線の途絶を確実に防止することを目的
とする。
(Problems to be Solved by the Invention) This invention provides that, in contact patterning for wiring, even if an opening is formed so that no droop is formed in the shoulder area for the purpose of reducing the area of the opening, The purpose is to reliably prevent wiring interruption within the opening.

(問題点を解決するための手段) この発明は絶縁膜にコンタクトホールを開口したあと、
前記開口部分内に絶縁性の塗料を塗布し、及びスピンオ
フして、前記開口部分内で前記絶縁性の塗料がすりばち
状になるようにし、ついでこれを適当に熱処理してから
、等方性のエツチング法などによって前記絶縁性の塗料
による絶縁膜をエツチングし、その際前記開口部分の側
面が、前記塗料による絶縁膜によって上方に向かって広
くなるようなテーパー状となるようにする。このあと配
線のためのパターニングを行う。
(Means for Solving the Problems) This invention provides the following method: After opening a contact hole in an insulating film,
An insulating paint is applied within the opening and spun off so that the insulating paint becomes a mortar within the opening, which is then suitably heat treated and then isotropically coated. The insulating film made of the insulating paint is etched by an etching method or the like, so that the side surfaces of the openings are tapered upwardly by the insulating film made of the paint. After this, patterning for wiring is performed.

(作用) 開口部分の側面は絶縁膜によってテーパー状となるので
、ここに配線パターニングを行うと、蒸着金属の粒子は
テーパー状の側面に沿って確実に被着するようになり、
したがって形成される配線が不連続となって途絶するよ
うなことは、これをもって確実に防止されるようになる
(Function) The side surfaces of the opening are tapered due to the insulating film, so when wiring patterning is performed here, the vapor-deposited metal particles will be reliably deposited along the tapered side surfaces.
Therefore, it is possible to reliably prevent the formed wiring from becoming discontinuous and being interrupted.

(実施例) この発明の実施例を図によって説明すると、1は半導体
基板、2はその表面に形成された導電型領域で、たとえ
ばベース、エミッタなどの領域である。ここでは前記導
電型領域2のための配線パターニングを例にして説明す
る。配線のためのコンタクト・パターニングに際し、半
導体基板1の表面に、薄い酸化シリコン膜などからなる
第一の絶縁膜3.酸化シリコンに燐をドープしてなる燐
ガラスのような第二の絶縁膜4などが形成されである場
合に、絶縁膜4の表面にフォトレジスト5を塗布し、こ
れにコンタクトホールのパターンを形成してから、この
フォトレジスタをマスクにして絶縁膜をエツチングする
。このときのエツチングは前記したような異方性のエツ
チングが望ましいことはいうまでもない。以上のように
してコンタクト・パターニングした状態を示したのが第
1図で、6は絶縁膜3,4に形成された開口部である。
(Embodiment) An embodiment of the present invention will be described with reference to the drawings. Reference numeral 1 indicates a semiconductor substrate, and 2 indicates a conductivity type region formed on the surface thereof, such as a base region, an emitter region, etc. Here, wiring patterning for the conductivity type region 2 will be explained as an example. During contact patterning for wiring, a first insulating film 3 made of a thin silicon oxide film or the like is formed on the surface of the semiconductor substrate 1. When a second insulating film 4 such as phosphorous glass made of silicon oxide doped with phosphorus is formed, a photoresist 5 is applied to the surface of the insulating film 4, and a contact hole pattern is formed thereon. Then, using this photoresist as a mask, the insulating film is etched. It goes without saying that the etching at this time is preferably anisotropic as described above. FIG. 1 shows the contact patterning as described above, in which numeral 6 indicates openings formed in the insulating films 3 and 4.

異方性エッチジグによるときほの開口部6の幅は、等方
性エツチングによるときよりも、十分狭くすることがで
きることは、前述したとおりである。これまでの工程は
従来方法と特に相違するところはない。
As mentioned above, when using the anisotropic etching jig, the width of the opening 6 can be made much narrower than when using isotropic etching. The steps up to now are not particularly different from conventional methods.

この発明にしたがい、次にフォトレジスト5を除去した
あと、前記開口部6の内部に、酸化ケイ素を主成分とす
る被膜7を断面がすりばち状となるように形成する。こ
の被lll7はたとえばケイ素化合物(RnSi (O
H)4n)、および添加剤(拡散用不純物、ガラス質形
成剤、有機バインダー)を有機溶剤に溶解したものが用
いられる。実際には前記溶液をスピン・オン法により絶
縁膜4の表面に塗布するようにすればよい。この塗布状
態を示したのが第2図である。
According to the present invention, after the photoresist 5 is removed, a coating 7 containing silicon oxide as a main component is formed inside the opening 6 so as to have a dovetail-shaped cross section. This target 7 is, for example, a silicon compound (RnSi (O
H) 4n) and additives (diffusion impurities, glass forming agents, organic binders) dissolved in an organic solvent are used. Actually, the solution may be applied to the surface of the insulating film 4 by a spin-on method. FIG. 2 shows this coating state.

ついで前記被膜7を焼成したあと1等方性エツチングた
とえばドライエツチング法により開口部6の被膜7をエ
ツチングする。具体的にはたとえば前記のような組成の
被膜7に対してはバフアートフッ素系のエツチング液で
エツチングするとよい。そしてこのエツチングにより開
口部6の側壁にテーパー状に前記被膜7が残るようにし
、これによって開口部6の側面がテーパー状となるよう
に形成する。この状態を示したのが第3図である。
After the coating 7 is fired, the coating 7 in the opening 6 is etched by isotropic etching, for example, dry etching. Specifically, for example, the coating 7 having the composition described above may be etched using a buffered fluorine-based etching solution. By this etching, the coating 7 is left in a tapered shape on the side wall of the opening 6, thereby forming the side surface of the opening 6 into a tapered shape. FIG. 3 shows this state.

これからも理解されるように絶縁膜4の表面の被膜7も
エツチング除去されるが、開口部6の側面を被膜7によ
ってテーパー状にするべくエツチング処理をしたとき、
このテーパーに沿うように開口部7の肩部も部分的にエ
ツチングされるようになる。
As will be understood from now on, the coating 7 on the surface of the insulating film 4 is also removed by etching, but when the etching process is performed to make the side surface of the opening 6 tapered by the coating 7,
The shoulder portion of the opening 7 is also partially etched along this taper.

このあと通常の技術にしたがい配線パターニングを行う
。すなわちアルミニウムのような配線材料を蒸着しおよ
び不要な部分をエツチングで除去して所定の配線を行う
(第4図参照。)。8は配線用金属膜を示す。このとき
開口部6内ではその側面が被膜7によってテーパー状と
なっているので、配線材料の蒸着粒子は、その被膜7の
表面から開口部6の底部にまたがって何等途絶すること
なく、連続して被着するようになる。すなわち開口部6
内での配線切れはこれをもって確実に防止できるように
なる。
After this, wiring patterning is performed according to the usual technique. That is, a wiring material such as aluminum is deposited, and unnecessary portions are removed by etching to form a predetermined wiring (see FIG. 4). 8 indicates a metal film for wiring. At this time, since the side surface of the opening 6 is tapered by the coating 7, the vapor-deposited particles of the wiring material continue from the surface of the coating 7 to the bottom of the opening 6 without any interruption. It becomes coated. That is, the opening 6
This makes it possible to reliably prevent wiring breakage inside.

(発明の効果) 以上詳述したようにこの発明によれば、配線用のコンタ
クト・ホールのための開口部の幅が、極めて狭く形成さ
れである場合でも、その開口部内での配線が従来のよう
に途絶して断線状態となるようなことは何等ないといっ
た効果を奏する。
(Effects of the Invention) As detailed above, according to the present invention, even if the width of the opening for the contact hole for wiring is formed to be extremely narrow, the wiring within the opening can be made as compared to the conventional one. This has the effect that there is no possibility that the line will be interrupted and the line will become disconnected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第3図はこの発明の一実施例による製造工程
を示す断面図、第4図はこの発明の一実施例を示す断面
図である。 1・・・半導体基板、2・・・導電型領域、3.4・・
・絶縁膜、5・・・レジスト、6・・・開口部、7・・
・絶縁性塗料、8・・・配線用金属膜
1 to 3 are cross-sectional views showing manufacturing steps according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view showing an embodiment of the present invention. 1... Semiconductor substrate, 2... Conductivity type region, 3.4...
・Insulating film, 5... resist, 6... opening, 7...
・Insulating paint, 8...Metal film for wiring

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板の表面の絶縁膜に形成された配線用の
コンタクトホールの開口部の側壁に、絶縁性の被膜を上
開きのテーパー状に設けて前記開口部の側面をテーパー
状とし、前記開口部内に配線用の金属膜を設置してなる
半導体装置。
(1) An insulating film is provided in an upwardly tapered shape on the side wall of an opening of a contact hole for wiring formed in an insulating film on the surface of a semiconductor substrate, so that the side surface of the opening is tapered, and A semiconductor device in which a metal film for wiring is placed inside an opening.
(2)半導体基板の表面の絶縁膜に、異方性エッチング
法によってコンタクトホールの開口部を形成する工程、
前記開口部の側壁にスピンオンによって絶縁性の塗料を
付着させて、断面をすりばち状の被膜を形成する工程、
前記開口部の側面をテーパー状にエッチングする工程、
テーパー状とされた前記開口部の側面に、配線用の金属
膜を蒸着によって形成する工程とからなる半導体装置の
製造方法。
(2) forming a contact hole opening in an insulating film on the surface of a semiconductor substrate by an anisotropic etching method;
a step of attaching an insulating paint to the side wall of the opening by spin-on to form a coating with a dovetail-like cross section;
etching the side surface of the opening into a tapered shape;
A method for manufacturing a semiconductor device comprising the step of forming a metal film for wiring by vapor deposition on the side surface of the tapered opening.
JP19042984A 1984-09-10 1984-09-10 Semiconductor device and manufacture thereof Pending JPS6167245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19042984A JPS6167245A (en) 1984-09-10 1984-09-10 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19042984A JPS6167245A (en) 1984-09-10 1984-09-10 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6167245A true JPS6167245A (en) 1986-04-07

Family

ID=16257978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19042984A Pending JPS6167245A (en) 1984-09-10 1984-09-10 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6167245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913148A (en) * 1989-09-08 1999-06-15 Lucent Technologies Inc Reduced size etching method for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913148A (en) * 1989-09-08 1999-06-15 Lucent Technologies Inc Reduced size etching method for integrated circuits

Similar Documents

Publication Publication Date Title
JPH0332215B2 (en)
KR960006344B1 (en) Conductive film fabircating method for exposed surface to be enlarged
JPH02183534A (en) Method of forming tapered hole through insulating layer in order to form contact into integrated device
JPH0157495B2 (en)
JPS6167245A (en) Semiconductor device and manufacture thereof
JPS61180458A (en) Manufacture of semiconductor device
US4524508A (en) Method of manufacturing semiconductor device
JPS63133550A (en) Manufacture of semiconductor device
KR0141772B1 (en) Method of forming via hole
KR0182176B1 (en) Method for forming meatal contact hall of semiconductor device
KR0137980B1 (en) Fabrication method of tungsten plug
JPS6161545B2 (en)
KR100291190B1 (en) Method of manufacturing semiconductor memory device
JPS6347947A (en) Manufacture of semiconductor device
JPS6362352A (en) Manufacture of semiconductor device
JPS62198135A (en) Semiconductor device and manufacture thereof
JPH03239348A (en) Semiconductor device and its manufacture
JPH02185024A (en) Manufacture of semiconductor device
KR0147716B1 (en) Formation method of elf alignment contact
JPS6149439A (en) Manufacture of semiconductor device
JPH0364933A (en) Manufacture of semiconductor device
JPS6347338B2 (en)
KR20010027045A (en) Method for Forming a Metal Layer of a Semiconductor Device
KR960002546A (en) Metal wiring formation method of semiconductor device
JPS61288445A (en) Manufacture of semiconductor device