JPS6166420A - 信号等化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はアナログ入力信号の振幅ひずみ、遅延ひずみ等
の伝送ひずみを等化するための装置に関する。

特に、ディジタル信号処理により伝送ひずみを等化する
装置に関する。

例えば、中波放送において、キー局からの中波音声信号
を各放送局で受信することを考えると、キー局と各放送
局間の距離が異なる場合、信号の伝播特性が相違し、従
って、振幅ひずみ、遅延ひずみ等の伝送ひずみに起因す
る受信中波音声信号における波形ひずみ特性が各周毎に
相違してくる。

かかる場合に、それぞれの波形ひずみ特性に対応した信
号等化装置を用意することが必要となる。

従って、使用される状態に応じて容易に信号等化特性を
変えることのできる信号等化装置が提供されることが望
まれている。

〔従来の技術〕

近時、搬送の分野において受信信号における伝送ひずみ
を等化するために、第５図に示す構成の等化装置が用い
られている。

アナログ信号人力ｘ　（ｔ）はＡ／Ｄ変換器１でディジ
タル信号に変換され、次いで、ディジタルフィルタ２の
フィルタ特性により伝送ひずみが等化される。等化され
た信号は再び、Ｄ／Ａ変換器３によりアナログ信号に変
換され等化出力が得られる。このディジタルフィルタ２
は、伝達関数の次数、係数を変えることによりフィルタ
特性が決められるものである。

更に、ディジタルフィルタ２は時間領域で信号を処理し
ている。従って、伝達関数の次数、係数の決定のために
は、ディジタル処理のためのプログラムの作成及び周波
数領域で把握される伝送ひずみに対し、時間領域の信号
処理で所定の等化が行なえるように設計することが必要
となる。

〔発明が解決しようとする問題点〕

このように、従来装置では、プログラム及び設計により
フィルタの伝達関数の次数及び係数が固定されるので、
一旦設計され、プログラム及び係数が定められたディジ
タルフィルタを用いた等化装置を、異なる伝送ひずみ特
性の伝送系に使用するためには、プログラムの修正、更
には次数決定のために設計のやり直しを必要とすること
になる。

特に、装置を動作させるためのプログラムの修正及び、
伝送ひずみを時間領域及び周波数領域で対比しながらの
再設計の必要が生ずる。

従って、上述の如き中波放送における各放送局の受信信
号を等化する為の信号等価装置は各放送局毎に設計し又
、プログラムを作成することが必要となる。フィルタの
プログラム作成及び設計は必ずしも容易でなく、個々の
通用個所に応じて、信号等化装置を提供することは困難
という問題が有る。

〔問題点を解決するための手段〕

本発明は、伝送ひずみを有するアナログ入力信号に対し
該伝送ひずみを等化するための基本的手段として、第１
図の基本構成図に示すように、アナログ入力信号をディ
ジタル信号に変換する回路１と、ディジタル信号を周波
数領域の信号に変換する回路２と、アナログ入力信号に
対し、ひずみ等化をすべき所定量を記憶する回路３と、
変換回路２の出力と該ひずみ等化をすべき所定量を乗算
する回路４と、乗算回路４の出力を時間領域の信号に変
換する回路５と、変換回路５の出力をアナログ信号に変
換する回路６を有して構成されるものである。

更に、実施態様として、ディジタル信号を周波数領域の
信号に変換する回路及び乗算回路４の出力を時間領域の
信号に変換する回路は、それぞれ高速フーリエ変換（Ｆ
ＥＴ）機能、高速フーリエ逆変換機能を有するものであ
る。

〔作　用〕

上記構成により、ディジタル変換された入力アナログ信
号に対応するディジタル信号は、周波数領域の信号に変
換されるので、ひずみ等化すべき所定量を周波数領域で
扱うことが可能となる。そのため、種々通用されるべき
個所の周波数領域で把握される遅延ひずみ特性から、た
だちに、等化すべき所定量を周波数領域で用意すること
が容易となる。従って、周波数領域の信号に変換された
入力アナログ信号に対応するディジタル信号に対し、用
意された等化すべき周波数領域の所定量を掛は合せるこ
とにより、伝送、ひずみを打ち消し、等化を行うことが
できる。適用される個所に対応して、等化すべき所定量
は回路３に記憶させることにより簡単に所望の等化すべ
き特性を設定することが可能となる。

このため、装置を動作させるためのプログラムの修正及
び、伝送ひずみを時間領域及び周波数領域で対比しなが
らの再設計の必要性はなくなり、信号等化装置を個々と
通用個所に応じて、提供することが容易となる。

更に、ディジタル信号を周波数領域の信号に変換する回
路及び乗算回路の出力を時間領域の信号に変換する回路
は、それぞれ高速フーリエ変換（ＦＦＴ）機能、高速フ
ーリエ逆変換機能を有するものとすることにより、装置
の実現の容易化を可能としている。

〔実施例〕

第２図は本発明の第１の実施例である。第１図基本構成
図と同様機能の部分には同一の番号を付している。

第３図は第２回動作に関しての説明図である。

（アナログ／ディジタル変換） Ａ／Ｄ変換器１は、伝送ひずみを含んだ入力アナログ信
号ｘ　（ｔ）を所定周期でサンプリングした信号を出力
するものである。従って、市販の半導体回路等で容易に
実現できる。

サンプリング周期Ｔｓは、入力アナログ信号Ｘ（１）の
カットオフ周波数がｆｃ　　（＝１０ＫＨｚ）である場
合、ナイキストのサンプリング定理より。

Ｔｓ≦１／２ｆｃ　　（−５Ｘ１０　５ｅｃ）となる。

等化処理は連続したＮ個のサンプリング点を有する号ン
プリングブロック期間ＴＢ毎の信号に対して順次行われ
る。サンプルブロック期間ＴＢ中のサンプル数をＮ（奇
数）、ディジダル信号系列ｘｎ。

０≦ｎ≦Ｎ−１とすると、−回の等化処理のサンプルブ
ロック期間ＴＢは、ＴＢ　＝ＮＴｓとなる。

この関係は、第３図（１）に示す如き関係で示される。

第３図（１）で、イは、入力アナログ信号ｘ　（ｔ）の
波形であり、口は、周期Ｔｓでサンプリングされたディ
ジタル信号系列ｘｎである。

（高周波成分の除去） ディジタル信号系列ｘｎは次に、低域濾波器７に入力す
る。低域濾波器７の役割はブロック化処理（ＴＢ毎に分
ける）により、ディジタル信号列Ｘｎに高周波成分が含
まれ、等化量、雑音と区別できなくなることを防止する
ものである。

低域濾波器７はディジタルフィルタで実現される。設計
に都合よいように、周知のＫ　ａｉｓｅｒＷｉｎｄｏｗ
　　（例えば、文献「ディジタル信号処理（上）」昭和
５３年６月２０日コロナ社発行２４１〜２４８頁に示さ
れる方法である）を用いることができる。

Ｋ　ａｉｓｅｒ　Ｗ　１ｎｄｏ賀により求められる系列
Ｗｎをディジタル信号系列ｘｎに乗算することにより高
周波成分が除去された信号系列Ｘｎ’＝Ｗｎ　−ｘｎが
得られる。

尚、ここでの演算回路はＮ回である。

ここでＷｎは、 ■　（α） 、０≦ｎ≦Ｎ−１ １（）；零次変形ベッセル関数。

カイザーフィルタを用いた場合その減衰量をＡとすると
、パラメータαは、Ａが２１＜Ａ＜５０ｄＢの場合、 ０．４ α＝０．５８４２　（Ａ−２１）　＋　　０．７８８６
　（Ａ−２１）の関係で示される。

従って、Ｗｎは上記式により演算で求め、数値化してデ
ィジタルフィルタの一部を構成するＲＯＭメモリに書き
込んでおくことにより任意の高周波成分が除去が可能と
なる。

（高速フーリエ変換ＣＦＦＴ）） 高速フーリエ変換（ＦＦＴ）回路２は、信号系列Ｘｎ”
を周波数領域に変換するものである０周波数領域で把握
される伝送ひずみから直ちに、等化すべき等化量を求め
ることができ、等化処理の設計を容易とするため本発明
の特徴として備えられるものである。

本発明の原理としては、周波数領域に変換するものであ
る限りに於て、高速フーリエ変換機能を持つ回路に限定
はされない。

複素演算回数の点からは、高速フーリエ変換による場合
がはるかに有利である。かかる点の検討は例えば、文献
「ディジタル信号処理の応用」：昭和５６年５月２０日
、電子通信学会発行、１６〜２６頁に記載されている。

即ち、離散フーリエ変換による場合は、Ｎの二乗回の複
素演算が必要であるのに対し、高速フーリエ変換による
場合は、変換後の系列ＸＬ’は、マイクロプロセッサで
容易に実現される。

（伝送ひずみ等化） の位相差を生じていることを意味する。このように考え
ることで、本発明の一般性が否定されるものではない。

従って、このひずみを等化するためには、振幅Ａ　（ω
） これにより振幅ひずみと位相差は零となり、伝送従って
、乗算回路４の出力として、 んでお（。

従って、ＲＯＭの交換により容易に、個々の適用個所の
特性に応じた等化装置の提供が可能となる。尚、振幅ひ
ずみ、遅延ひずみのいずれかのみ（高速フーリエ逆変換
） 周波数領域で処理された信号系列は、アナログ信号に変
換される前に時間領域に戻す必要がある。

回路５はこのための機能を果すものであり、逆変換は、 ０≦ｎ≦Ｎ−１で表わせる。

この場合の複素演算回数は、３／２・Ｎ・ｌｏｇＮ回で
ある。

（ディジタル／アナログ変換） Ｄ／Ａ変換器６は、時間領域に逆変換された信号系列ｙ
ｎをアナログ信号）Ｆ　（ｔ）に変換する回路であり、
所定の時定数を持った積分回路で実現される。

信号系列ｙｎとアナログ信号ｙ（ｔ）との関係は、第３
図（２）に示す如くでありアナログ信号Ｖ　（ｔ）は、
伝送ひずみによる波形ひずみは等化除去されている。

（演算速度） 第２図で、フーリエ変換においては、−サンプルブロッ
ク期間ＴＢ中のサンプル値を一定の計算順序に従って、
不規則の順番で用いるため、−ブロック期間の処理が完
全に終るまで全サンプル値を保持することが必要である
。

一方、Ａ／Ｄ変換器１の出力サンプリング期間Ｔｓ毎に
一つのデータを出すので、Ｔｓの間にすべての処理を終
えて、出力を出すことが必要である。出力側では、計算
される出力ｙｎをＴｓごとに出力するためにフーリエ逆
変換回路の出力をバッファリングして蓄えておく必要が
ある。

このため、第２図では図示を省略しであるが、例えば、
Ａ／Ｄ変換器１と低域濾波器７の間に全サンプル値の保
持用のメモリ、時間領域への変換回路５とＤ／Ａ変換器
６の間に出カバソファ用のメモリが必要である。

更に演算は、Ｔｓの期間にすべての処理を行ねなければ
ならないため、演算速度に対する要求が厳しいものとな
る。

第１図はかかる演算速度要求に対処するための実施例で
ある。Ａ／Ｄ変換器１の後に第一、第二のメモリ８，９
を設けている。このため各ブロソり期間ＴＢごとに交互
に一方のメモリに入力データを蓄えていくことができ、
次のブロック間に一ブロック分のサンプル値がそのまま
保持される。

従って、処理はＴＢの間に完了すればよく所要演算速度
は二つのメモリ８．９を設けない場合に比べ１／Ｎでよ
いことになる。

〔発明の効果〕

上記したように本発明では、周波数領域の伝送ひずみか
ら等化すべき量を周波数領域でとらえ設計することがで
きる。従って、設計が容易になるとともに、等化すべき
量をＲＯＭ等の記憶回路に設定することにより容易に通
用すべき個所に対応して等化性を与えることができ、産
業上寄与するところ大である。

【図面の簡単な説明】

第１図は、本発明の基本構成図。 第２図は、本発明の第１の実施例。 第３図は、第２図の第１の実施例動作を説明するための
図。 第４図は、本発明の第２の実施例。 第５図は、従来の等化装置の構成図を示す。 図に於て、１は、Ａ／Ｄ変換器。 ２は、周波数領域への変換回路 ３は、記憶回路。 ４は、乗算回路。 ５は、時間領域への変換回路。 ６は、Ｄ／Ａ変換器。 ７は、低域濾波器　をそれぞれ示す。

Claims (4)

【特許請求の範囲】
1. （１）伝送ひずみを有するアナログ入力信号に対し該伝
   送ひずみを等化するための装置であって、該アナログ入
   力信号をディジタル信号に変換する回路と、該アナログ
   入力信号に対し、ひずみ等化をすべき所定量を記憶する
   回路と、該ディジタル信号を周波数領域の信号に変換す
   る回路と、該周波数領域の信号に変換する回路の出力と
   該ひずみ等化をすべき所定量を乗算する回路と、該乗算
   回路の出力を時間領域の信号に変換する回路と、該時間
   領域の信号に変換する回路の出力をアナログ信号に変換
   する回路を有して構成されることを特徴とする信号等化
   装置
2. （２）特許請求の範囲第一項において、該ディジタル信
   号を周波数領域の信号に変換する回路は高速フーリエ変
   換（ＦＦＴ）機能を有し、該乗算回路の出力を時間領域
   の信号に変換する回路は高速フーリエ逆変換機能を有す
   ることを特徴とする信号等化装置
3. （３）特許請求の範囲第一項又は第二項において、該デ
   ィジタル信号系列が有する高周波成分を除去する回路を
   有することを特徴とする信号等化装置
4. （４）特許請求の範囲第三項において、該高周波成分を
   除去する回路は該アナログ入力信号をディジタル信号に
   変換する回路の出力に接続されたディジタルフィルタで
   構成されることを特徴とする信号等化装置