JPS6160618B2

JPS6160618B2 -

Info

Publication number: JPS6160618B2
Application number: JP58038914A
Authority: JP
Inventors: Masaaki Takizawa; Yasuhiro Hirano; Yoshizumi Eto
Original assignee: Hitachi Denshi KK; Hitachi Ltd
Current assignee: Hitachi Denshi KK; Hitachi Ltd
Priority date: 1983-03-11
Filing date: 1983-03-11
Publication date: 1986-12-22
Also published as: JPS58181348A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はデイジタル情報に発生する符号誤りの
内、主としてバースト誤りを訂正・検出する装置
に関するものである。

〔背景技術〕

デイジタルVTR等の画像蓄積装置では、雑音
やドロツプアウト等により蓄積された信号に誤り
が発生する。この誤りのある画像信号を再生する
と、画質が劣化する。そこで、誤り訂正符号を用
いて、誤りのある画像信号を訂正したり、または
誤りが存在することを検出して例えば前走査線の
画素と置き換える必要がある。なお、上記雑音に
はランダム雑音ばかりでなく、比較的短期間では
あるが継続的に生ずるバースト雑音があり、この
バースト雑音によつて継続的にバースト誤りも発
生しているので、これを考慮した対策が必要であ
る。

従来、通信路の誤り対策としてインタリーブを
用い、それにより作られた符号語に対して、パリ
テイビツトによる単１誤り検出法や、ハミング符
号とパリテイ検査とを組み合わせた単１誤り訂
正・２重誤り検出法が知られている。インタリー
ブを用いるのは、通信路のバースト誤りを、受信
系列の各符号語に散らばせることにより、復号器
が処理しやすい誤りパターンに変換するためであ
る。

上記した従来の訂正・検出法はいずれも単純で
あり、バースト誤りに対しても考慮が払われてい
るけれど、デイジタルVTR等で発生する誤りは
通常長さが例えば数百ビツトにも及ぶバースト誤
りである。しかもその訂正能力以上の大きさの誤
りが発生すると、訂正・検出ができないばかりで
なく、誤つた訂正をする場合がある。また、訂正
能力が高いBCH符号等を使えば、誤りビツト数
が多い場合にも訂正出来るが、装置が複雑となる
問題点がある。

〔発明の目的〕

本発明は、上述した問題点を解消するためにな
されたもので、長いバースト誤りを含むデイジタ
ル情報（信号）の誤り訂正及び検出を可能にした
構成の簡単な装置を提供しようとするものであ
る。

〔発明の概要〕

上記の目的を達成するために、本発明の装置で
は、バースト誤りが、インタリーブの結果も、バ
ースト誤りとなるような方法でインタリーブを行
ない、かつその結果に対しバースト誤り訂正符号
を用いて誤りの訂正及び検出を行なわせるよう構
成した。

〔発明の実施例〕

以下本発明を実施例によつて詳細に説明する。
第１図は本発明の誤り訂正・検出装置の原理的構
成を示すブロツク図である。図において１は符号
器、２は復号器に相当する部分を示し、３は信号
伝送路またはメモリーで、４はデイジタル情報
（信号）の入力端子、５は出力端子である。説明
を簡明にするため、デイジタルVTR装置を想定
して各部の構成、機能を説明する。従つて上記３
は磁気テープと呼ぶことにする。

自動的にデイジタル情報の誤りを訂正するため
には、情報に何らかの冗長性を持たせなければな
らない。誤り訂正符号でいう符号器とは、ある規
則の下に、情報に冗長性を持たせた符号語を生成
する装置のことである。もし符号語に誤りが生じ
るとその規則性に乱れが生じる。乱れを検出し、
それを基に誤りを訂正する装置が復号器である。

本発明の装置は、上記符号器１に相当する部分
に検査点付加回路６、インタリーブ回路７を備
え、復号器２に相当する部分に逆インタリーブ回
路８、誤り訂正回路９を備えた構成となつてい
る。なお１０は誤り訂正回路９の入力端子であ
る。

第２図は本発明の装置の各構成部分についての
機能説明図である。図において前出のものと同一
番号のものは同一または均等な部分を示すものと
する。以下順を追つて機能を説明する。

(1) １走査線を単位としたブロツクの画素信号
を、PCM等により“１”と“０”とに２値化
した情報ビツトが順次入力端子４から入力す
る。

(2) 検査点付加回路６は検査点生成回路１１とス
イツチ１２を備えていて、上記入力された情報
ビツトと検査点生成回路１１で生成された検査
ビツトとを交互に切換えることにより誤り訂正
用の検査ビツトを付加し符号語を作る。

(3) 上記符号語はインタリーブ回路７に設けられ
たラインメモリ（以下LMと略記する）１３に
書き込まれる。このときのLM書込制御回路１
４は、１，２，３，…Ｎまでのアドレスを順次
発生する。

(4) 次にLM読出制御回路１５は、１，Ｌ＋１，
2L＋１，……nL＋１，２，Ｌ＋２，2L＋２，
……nL＋２，……ＮとＬビツト毎に飛々にア
ドレスを発生して、LM１３から飛々に符号語
を読出す。それを磁気テープ３に書込む。この
操作をインタリーブと呼ぶ。

(5) 逆インタリーブ回路８は、LM読出制御回路
１５と全く同様な機能を持つLM書込制御回路
１６を備えＬビツト毎に飛々にアドレスを発生
して、磁気テープ３から読出したインタリーブ
された符号語を１走査線単位で順次LM１７に
書き込む。

(6) 次にLM書込制御回路１４と全く同様な機能
を持つLM読出制御回路１８により、１，２，
３……Ｎと順番にアドレスを発生してLM１７
から順次に符号語を読み出し、誤り訂正回路９
の入力端子１０に入力する。この操作を逆イン
タリーブと呼ぶ。

(7) 誤り訂正回路９は、誤り位置検出回路１９と
誤りパターン検出回路２０を備え、入力された
符号語の検査ビツトにより、発生した誤りの位
置とパターンを検出し、シフトレジスタ２１に
蓄えられた符号語を訂正し、その結果を出力端
子５に出力する。

以上の手順をふむと、磁気テープ３上に長いバ
ースト誤りが発生しても、逆インタリーブした結
果の符号語では誤りのあるビツト数は少なくなる
ので、比較的容易に誤り訂正や検出が行なえる。

さらに、このようなインタリーブ方式には以下
のような特徴がある。

磁気テープ上にバースト誤りが発生した時に、
上記のようなインタリーブを行なうと、符号語内
の誤りもやはりバースト的になる。何故ならＬビ
ツト毎にインタリーブをした場合に、例えば磁気
テープ上の（ｉ・Ｌ＋ｊ）ビツトから（i′・Ｌ＋
j′）ビツトの範囲（但し、ｊ，j′は０ｊ，j′＜
Ｌを満す整数）にバースト誤りが発生した場合、
逆インタリーブした後の符号語内の誤りの位置は
ｉビツト（i′＋１）ビツトの範囲内に入るので、
やはりバースト誤りとなるからである。

そこで、本発明においてはこの性質を用いて、
符号誤りの訂正にバースト誤り訂正符号を用い
る。これにより、容易な方法で、符号語内の長い
バースト誤りの訂正・検出が出来る。この結果磁
気テープ上のバースト誤りも、従来例よりも容易
な手段で訂正・検出が出来ることになる。

なお、本発明に使用する上記バースト誤り訂正
符号については、宮川、岩垂、今井「符号理論」
昭晃堂、東京、1973.等に詳述されているので、
以下簡単に説明する。

バースト誤りを訂正するには、バースト誤り訂
正符号を用いるのが適している。もちろんｔ個の
ランダム誤りを訂正する符号を用いてもｔ個まで
の継続した誤りを訂正することができる。しか
し、バースト誤りのように、誤りの生起の間に相
関性のある場合には、この相関関係を利用して、
ランダム誤りよりもはるかに簡単にバースト誤り
を訂正することができる。

符号の訂正は以下のように行なう。

情報ビツトの系列Ｉ（ｘ）とｋ次の多項式によ
り表わし検査点を付加するためのｍ次生成多項式
をＧ（ｘ）とすると、検査点が付加された符号語
は、ｎ＝ｍ＋ｋ次の多項式Ｐ（ｘ）となり、(1)式
のように表わされる。

Ｐ（ｘ）＝Ｉ（ｘ）・Ｇ（ｘ） …(1) これに誤りＥ（ｘ）が発生すると、Ｐ（ｘ）は P′（ｘ）＝Ｐ（ｘ）＋Ｅ（ｘ）＝Ｉ（ｘ）・Ｇ（ｘ）＋Ｅ（ｘ） …(2) のようになる。そしてP′（ｘ）をＧ（ｘ）で除し
た剰余 Re｛P′（ｘ）／Ｇ（ｘ）｝
＝Re｛Ｅ（ｘ）／Ｇ（ｘ）｝ …(3) によりＥ（ｘ）を推定し、訂正を行なう。

バースト誤り訂正符号は、このＧ（ｘ）に特徴
があり、例えばＧ（ｘ）＝ｘ^e＋１）・Ｑ（ｘ）
…(4) の形をしている。（Ｑ（ｘ）は、ｄ次の既約多項
式）そして、Ｅ（ｘ）がｘⁱ〜ｘ^i+bの範囲にのみ誤
りがある場合に、P′（ｘ）をｘⁱで割ると、ｘ^o〜
ｘ^bの範囲に誤りがある。これを（ｘ^e＋１）で除
してもＱ（ｘ）で除しても、その剰余は、Ｅ
（ｘ）／ｘⁱと等しくなる。従つて、ｘⁱ〜ｘ^i+bの
範囲に、この剰余に相当する誤りが存在すること
が検出出来る（但しｃ＞2d−１，ｄ＞ｂ）。従つ
て、このｘ^o〜ｘ^bの範囲の剰余のパターンとｘⁱで
P′（ｘ）を除したという点とを用いて、誤りの位
置を求め訂正を行なう。

以上述べたように、本発明の装置によれば、比
較的容易に長いバースト誤りでも訂正・検出が可
能となる。しかしながら、本発明で用いたバース
ト訂正符号においても、他の訂正符号を用いた場
合に起きると同様にその訂正能力以上の大きさの
誤りが発生すると、誤りを検出出来ずに誤つて訂
正する場合がある。従つて誤り訂正結果の正・誤
を検出し、誤りの影響を軽減する手段が必要とな
る。以下その手段について説明する。

誤つた訂正が行なわれる場合は、実際に誤りが
あつた位置と、訂正した位置とは、大きく異なる
ことが多い。しかも実際に誤まつた位置が少しず
れると訂正した位置は大きくずれるために、誤り
訂正した位置は広い範囲に分布する。逆に正しく
訂正された時は、当然のことながら、訂正される
検出は、誤りの発生位置である。したがつて、正
しく訂正された場合と誤まつて訂正された場合で
は、訂正位置の分布に差が生じる。この性質を利
用し、誤り訂正結果の統計的処理によつて、訂正
結果の正・誤を検出することができる。

ところで、誤りの発生位置そのものを知る事は
出来ないが、同一の位置に誤りが発生している複
数個の符号語を着目すれば、誤りの位置は分らな
くても上記の検出が可能である。

第３図は誤り訂正能力以上の誤りが発生した場
合の１ブロツク内の符号の訂正結果を示すもので
ある。正しく訂正されていれば、同一のブロツク
内では各符号語の訂正位置は１ケ所に集まるが、
誤つて訂正されると各符号語間で訂正位置の和の
範囲が前述したように広がる。これは、本発明で
用いるインタリーブ方式の特徴によるものであ
る。

第４図は上記の訂正された範囲より、その訂正
の正・誤を検出する機能を含む誤り訂正回路の構
成図である。まず、最初に受信符号のブロツクの
境界に対応して端子２２に与えられるリセツト信
号（発生回路は図示せず）によりフリツプフロツ
プ（以下FFと略記する）２３は全てリセツトし
ておく。次にブロツク内の全符号語を、次々に誤
り訂正回路９に入れる。そして符号語毎に誤り訂
正した位置に対応したFF２３をセツトする。

次に、相関検出回路２４により、FF２３に表
示されている訂正されたビツトの範囲を計数す
る。そして、その範囲が許容値例えば各符号語の
訂正能力で定まる定数以下ならば、比較器２５に
より、それらの符号語の訂正は正しかつたと判定
し、許容値以上なら、訂正は誤りとし、その結果
を端子２６に出力する。通常は端子５に得られる
訂正後の符号を用いるが、もし誤つた訂正として
端子２６に検出された場合には、再送を要求した
り、端子５に得られる符号をそれと類似なもの
（たとえば別に設けられたラインメモリに蓄えら
れた隣接走査線に対応した符号）で置き換える等
の手段により、誤りの影響を軽減出来る。

上記の実施例で示した誤訂正の検出回路は、符
号語間で誤りの等しい範囲、すなわち前述のブロ
ツク単位に誤訂正の有無を検出するものである
が、次に符号語単位に誤訂正の有無を検出する手
段を述べる。

訂正した結果が正しい確率が、誤まつた確率よ
りも十分に高い場合がある。この場合には、ブロ
ツク内で同一の訂正位置を有する多くの符号語と
異なつた訂正位置を有する数少ない符号語が生じ
る。

そこで、誤まり訂正の頻度の低い位置を訂正し
た符号語のみを誤つた訂正とみなす誤訂正の検出
回路を構成すればよい。

第５図は、上記目的を達成するための誤訂正の
検出機能を含む誤り訂正回路の構成図である。

最初に端子２２にリセツト信号を加えることに
よりFF２７とカウンタ２８をリセツトする。次
にスイツチ２９を下にして符号語を誤り訂正回路
９に入れる。ただし、符号語の訂正は行なわず訂
正する位置のみを表示する。そして訂正をしよう
とする位置にあるカウンタ２８の値を１ずつふや
す。１ブロツク内の符号語についてこれを行なつ
たら、次にカウンタ２８の値を用いて相関検出回
路３０により、誤り訂正しようとする位置の中で
他の符号語における訂正しようとする位置と相関
の小さいものを検出する。そしてその装置に対応
するFF２７をセツトする。次にスイツチ２９を
上にしてラインメモリ３１にある符号語を誤り訂
正回路９に入れ、誤り訂正を行なうと同時にその
位置を表示する。その表示とFF２７との論理積
をアンド（AND）ゲート３２によりとる。１符
号語内の各ビツトに対応したいずれかのANDの
値が１となつたらオア（OR）ゲート３３によ
り、その符号語の誤り訂正は誤りであるという表
示を出力端子３４に出力する。出力端子３４に表
示がない時は出力端子５に得られる訂正済の符号
を用い、表示がある場合は誤訂正であるから前述
のように前ラインの符号などを代りに用いる。

上記実施例は、符号語間の誤りの位置が等しく
なる様な規則的なインタリーブを行なつた場合を
説明したが、不規則なインタリーブを行なつた場
合のような誤りの相対位置が既知の場合にも同様
の結果を得られる。即ちその相対位置の分だけず
らした位置のFFをセツトすればよい。また、誤
訂正の検出機能を有する誤り訂正回路には、バー
スト誤り訂正符号のみならず、ハミング符号、
BCH符号等を用いてもよいことは言うまでもな
いことである。

〔発明の効果〕

以上述べたように、バースト誤りが生じた時に
それをインタリーブした結果もバースト誤りとな
るようにし、それに対しバースト誤り訂正符号を
用いれば比較的容易に、長いバースト誤りでも訂
正・検出出来る。

また、もし本発明の誤り訂正・検出装置の訂正
能力を超える大きい誤りが発生するおそれがある
場合には誤訂正が行なわれることに備え、本発明
の訂正の正・誤を検出する機能を誤り訂正回路に
付加することにより、誤りの影響を軽減すること
もできる。

【図面の簡単な説明】

第１図は本発明の誤り訂正・検出装置の原理的
構成を示すブロツク図、第２図は本発明の誤り訂
正・検出装置の各構成部分についての機能説明
図、第３図は誤り訂正能力以上の誤りが発生した
場合の訂正結果を示す図、第４図及び第５図は本
発明の訂正の正・誤を検出する機能を付加した誤
り訂正回路の構成図である。１……符号器、２……復号器、３……蓄積部
（磁気テープ）もしくは伝送路、４……入力端
子、５……出力端子、６……検査点付加回路、７
……インタリーブ回路、８……逆インタリーブ回
路、９……誤り訂正回路。

Claims

【特許請求の範囲】

１入力デイジタル情報に符号誤り訂正用の検査
点を付加する検査点付加回路と、インタリーブ回
路とを備えた符号器と、上記符号器で生成された
符号語を蓄積もしくは伝送するための蓄積部もし
くは伝送路を介して取り込む逆インタリーブ回路
と、誤り訂正回路とを備えた復号器とからなる誤
り訂正・検出装置において、上記インタリーブ回
路及び逆インタリーブ回路を、バースト誤りがイ
ンタリーブの結果もバースト誤りとなるように構
成し、符号誤りの訂正にバースト誤り訂正符号を
用い、上記誤り訂正回路から、訂正された符号語
の訂正されたビツト範囲、あるいは訂正された位
置情報を統計的処理し、訂正結果の正誤を検出す
る手段を設けて構成されたことを特徴とする誤り
訂正・検出装置。