JPS6158858B2 - - Google Patents
Info
- Publication number
- JPS6158858B2 JPS6158858B2 JP54116575A JP11657579A JPS6158858B2 JP S6158858 B2 JPS6158858 B2 JP S6158858B2 JP 54116575 A JP54116575 A JP 54116575A JP 11657579 A JP11657579 A JP 11657579A JP S6158858 B2 JPS6158858 B2 JP S6158858B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- common
- interrupt
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11657579A JPS5640935A (en) | 1979-09-11 | 1979-09-11 | Initial set processing system for multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11657579A JPS5640935A (en) | 1979-09-11 | 1979-09-11 | Initial set processing system for multiprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5640935A JPS5640935A (en) | 1981-04-17 |
| JPS6158858B2 true JPS6158858B2 (enrdf_load_html_response) | 1986-12-13 |
Family
ID=14690501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11657579A Granted JPS5640935A (en) | 1979-09-11 | 1979-09-11 | Initial set processing system for multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5640935A (enrdf_load_html_response) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769892B2 (ja) * | 1987-04-23 | 1995-07-31 | 日本電気株式会社 | プログラムロ−ド方式 |
| US5327548A (en) * | 1992-11-09 | 1994-07-05 | International Business Machines Corporation | Apparatus and method for steering spare bit in a multiple processor system having a global/local memory architecture |
| JP3710649B2 (ja) | 1999-06-28 | 2005-10-26 | 富士通株式会社 | マルチプロセッサシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363836A (en) * | 1976-11-18 | 1978-06-07 | Nippon Telegr & Teleph Corp <Ntt> | Initial program loading system of processor composition |
-
1979
- 1979-09-11 JP JP11657579A patent/JPS5640935A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5640935A (en) | 1981-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753706B2 (ja) | 計算機におけるipl方法 | |
| JPS6158858B2 (enrdf_load_html_response) | ||
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| JPS63104167A (ja) | ブ−トプロセツサ決定方式 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS5839307A (ja) | プログラマブル・コントロ−ラ | |
| JPS59180618A (ja) | 周辺装置のプログラム・ロ−デイング制御方式 | |
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JP2617984B2 (ja) | 中央処理装置のテスト方法 | |
| JPS6027421B2 (ja) | マルチシステムの監視・制御方式 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPH02108149A (ja) | マルチプロセッサの排他制御機構 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS5844552A (ja) | 対等分散型情報処理システム | |
| JPS61163460A (ja) | マルチプロセツサシステムのデ−タ転送方式 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPS63255743A (ja) | マルチプロセツサ監視方式 | |
| JPH0831082B2 (ja) | システム制御装置 | |
| JPH02216576A (ja) | マルチプロセッサ制御方式 | |
| JPS6136851A (ja) | システム資源使用状態表示装置 | |
| JPS6258337A (ja) | 情報処理装置 |