JPS6157754B2 - - Google Patents
Info
- Publication number
- JPS6157754B2 JPS6157754B2 JP8608681A JP8608681A JPS6157754B2 JP S6157754 B2 JPS6157754 B2 JP S6157754B2 JP 8608681 A JP8608681 A JP 8608681A JP 8608681 A JP8608681 A JP 8608681A JP S6157754 B2 JPS6157754 B2 JP S6157754B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- output
- television
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 25
- 238000005070 sampling Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 239000000284 extract Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン信号に多重化して伝送
されるデイジタル信号の文字図形情報信号を受信
し、メモリに所定順序で蓄積し、これから読み出
して陰極線管の如き走査形の表示手段に文字図形
情報を表示する装置に関し、テレビジヨン信号に
多重化されている文字図形情報信号を常に正確に
取り出すことのできる装置を提供するものであ
る。
されるデイジタル信号の文字図形情報信号を受信
し、メモリに所定順序で蓄積し、これから読み出
して陰極線管の如き走査形の表示手段に文字図形
情報を表示する装置に関し、テレビジヨン信号に
多重化されている文字図形情報信号を常に正確に
取り出すことのできる装置を提供するものであ
る。
テレビジヨン信号を利用し、主画像の他に文字
や図形等の情報を多重化して伝送するものとし
て、いわゆる文字多重放送が検討されており、昭
和56年３月には電波技術審議会から基本的な規格
が答申された。第１図はその文字図形情報信号の
伝送方式を示すもので、テレビジヨン信号の垂直
ブランキング期間中の第10H目〜第21H目（およ
び第273H目〜第283H目）のうちのいずれかの水
平走査期間（ここでは第20H目と第283H目）に
1H当り296ビツトの文字図形情報信号が多重化さ
れる。この多重化される信号は48ビツト（６バイ
ト）のヘツダ部と248ビツト（31バイト）の情報
データ部とからなり、ヘツダ部の最初の16ビツト
はサンプリングクロツク再生用のクロツクランイ
ン（CR）信号、次の８ビツトはビツト同期用の
特定コードのフレーミングコード（FC）信号、
残余の24ビツトはサービス／割込信号とデータ識
別信号である。情報データ部には、ページ制御信
号、色符号信号、パターンデータ信号、番組索引
信号等が選択されて伝送される。
や図形等の情報を多重化して伝送するものとし
て、いわゆる文字多重放送が検討されており、昭
和56年３月には電波技術審議会から基本的な規格
が答申された。第１図はその文字図形情報信号の
伝送方式を示すもので、テレビジヨン信号の垂直
ブランキング期間中の第10H目〜第21H目（およ
び第273H目〜第283H目）のうちのいずれかの水
平走査期間（ここでは第20H目と第283H目）に
1H当り296ビツトの文字図形情報信号が多重化さ
れる。この多重化される信号は48ビツト（６バイ
ト）のヘツダ部と248ビツト（31バイト）の情報
データ部とからなり、ヘツダ部の最初の16ビツト
はサンプリングクロツク再生用のクロツクランイ
ン（CR）信号、次の８ビツトはビツト同期用の
特定コードのフレーミングコード（FC）信号、
残余の24ビツトはサービス／割込信号とデータ識
別信号である。情報データ部には、ページ制御信
号、色符号信号、パターンデータ信号、番組索引
信号等が選択されて伝送される。
そこで、このような文字図形情報信号が多重化
されているテレビジヨン信号を受信して文字や図
形の情報を表示する受信装置においては、情報画
像を表示するのに必要な記憶容量のメモリを備
え、受信したテレビジヨン信号から所望の情報番
組の文字図形情報信号を取り出してそのパターン
データ信号等を所定の順序でメモリに書き込んで
蓄積し、一方、陰極線管等の表示手段の画面走査
に同期させてメモリから読み出し表示手段に加え
ることによつて、文字や図形の情報を画面上に表
示するものである。
されているテレビジヨン信号を受信して文字や図
形の情報を表示する受信装置においては、情報画
像を表示するのに必要な記憶容量のメモリを備
え、受信したテレビジヨン信号から所望の情報番
組の文字図形情報信号を取り出してそのパターン
データ信号等を所定の順序でメモリに書き込んで
蓄積し、一方、陰極線管等の表示手段の画面走査
に同期させてメモリから読み出し表示手段に加え
ることによつて、文字や図形の情報を画面上に表
示するものである。
しかるに、このような受信装置においては、テ
レビジヨン信号に多重化されている文字図形情報
信号を正確に取り出すためには、まず、受信信号
サンプリングクロツク再生用のCR信号とビツト
同期用のFC信号とを正確に検出する必要があ
る。
レビジヨン信号に多重化されている文字図形情報
信号を正確に取り出すためには、まず、受信信号
サンプリングクロツク再生用のCR信号とビツト
同期用のFC信号とを正確に検出する必要があ
る。
一般的には、かかるCR信号やFC信号を検出す
るには、まずゲート信号を作成してそれにより
CR信号を抽出し、そのCR信号に同期したサンプ
リングクロツクを作る。次いで、そのサンプリン
グクロツクによりFC信号をサンプリングし、そ
の検出出力によりそれ以後の情報データ部のサン
プリングタイミングや受信信号のメモリへの書き
込みタイミング等を制御する。
るには、まずゲート信号を作成してそれにより
CR信号を抽出し、そのCR信号に同期したサンプ
リングクロツクを作る。次いで、そのサンプリン
グクロツクによりFC信号をサンプリングし、そ
の検出出力によりそれ以後の情報データ部のサン
プリングタイミングや受信信号のメモリへの書き
込みタイミング等を制御する。
ところが、従来においては、そのようなCR信
号のゲート信号やFC信号のサンプリングクロツ
クを作成するための基準信号として水平同期信号
そのものやテレビ受像機の水平偏向用の水平フラ
イバツクパルスが使用されていたため、前者の場
合には受信信号中にパルス性ノイズが含まれてい
る場合に誤動作しやすく、後者の場合にはテレビ
受像機の水平位置の調整等によつて水平パルスの
位相が変化するためにやはり誤動しやすいという
欠点があつた。
号のゲート信号やFC信号のサンプリングクロツ
クを作成するための基準信号として水平同期信号
そのものやテレビ受像機の水平偏向用の水平フラ
イバツクパルスが使用されていたため、前者の場
合には受信信号中にパルス性ノイズが含まれてい
る場合に誤動作しやすく、後者の場合にはテレビ
受像機の水平位置の調整等によつて水平パルスの
位相が変化するためにやはり誤動しやすいという
欠点があつた。
そこで、本発明は、かかる誤動作のおそれがな
く、文字図形情報信号を正確に受信してメモリに
書込制御することのできる装置を提供することを
目的とするものである。
く、文字図形情報信号を正確に受信してメモリに
書込制御することのできる装置を提供することを
目的とするものである。
かかる目的を達成するため、本発明において
は、テレビ受像機の水平偏向用の水平AFC回路
および水平発振回路とは別に、常に受信したテレ
ビジヨン信号の水平同期信号に対して一定の位相
関係にある発振出力を発生する第２の水平AFC
回路および水平発振回路を設け、この第２の発振
回路の出力に基づいて文字図形多重信号の受信用
およびメモリ書込用の制御信号（ゲート信号等）
を作成するようにしたことを特徴とするものであ
る。
は、テレビ受像機の水平偏向用の水平AFC回路
および水平発振回路とは別に、常に受信したテレ
ビジヨン信号の水平同期信号に対して一定の位相
関係にある発振出力を発生する第２の水平AFC
回路および水平発振回路を設け、この第２の発振
回路の出力に基づいて文字図形多重信号の受信用
およびメモリ書込用の制御信号（ゲート信号等）
を作成するようにしたことを特徴とするものであ
る。
以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第２図は本発明の一実施例の受信装置の基本的
なブロツク図であり、文字放送用受信機として公
知のものを含むものである。即ち、１はチユーナ
ー、２はVIF回路、３は映像検波回路、４はクロ
マ信号及ビデオ信号の映像処理回路、５は同期分
離回路、６ＡはCRT偏向系用の水平AFC回路、
６Ｏはその水平発振回路、６Ｄは水平偏向回路、
７は色副搬送波（fsc）再生回路であり、これら
１〜７はカラーテレビ受像機の回路と同様であ
る。８は映像検波出力を波形成形して２値信号に
直すスライス回路、９は受信した文字図形情報信
号をサンプリングするためのクロツクの発生回
路、１０はメモリの書込・読出しの制御処理回路
でCPUを用いることが多い。１１はメモリ１２
の読出しクロツク発生回路、１２は文字図形情報
１画面分のデータ信号を記憶しておくメモリ、１
３はその読出出力と４の出力とを混合又は切換え
てCRT１４に供給する回路であり、１４は表示
用のCRTである。
なブロツク図であり、文字放送用受信機として公
知のものを含むものである。即ち、１はチユーナ
ー、２はVIF回路、３は映像検波回路、４はクロ
マ信号及ビデオ信号の映像処理回路、５は同期分
離回路、６ＡはCRT偏向系用の水平AFC回路、
６Ｏはその水平発振回路、６Ｄは水平偏向回路、
７は色副搬送波（fsc）再生回路であり、これら
１〜７はカラーテレビ受像機の回路と同様であ
る。８は映像検波出力を波形成形して２値信号に
直すスライス回路、９は受信した文字図形情報信
号をサンプリングするためのクロツクの発生回
路、１０はメモリの書込・読出しの制御処理回路
でCPUを用いることが多い。１１はメモリ１２
の読出しクロツク発生回路、１２は文字図形情報
１画面分のデータ信号を記憶しておくメモリ、１
３はその読出出力と４の出力とを混合又は切換え
てCRT１４に供給する回路であり、１４は表示
用のCRTである。
受信した文字図形情報信号のデータをサンプリ
ングするためのCLKは第３図に示す如く、CR抜
取回路２２でCR信号を抽出し、リンギング発生
回路２３でリンギング発生出力を形成し、さらに
２逓倍して作成する。これをセレクタ２７を介し
てＳ−Ｐ変換器２９に加えてこれをクロツクし、
ここでスライス回路８からの受信データ信号をサ
ンプリングし、かつ、その直列データを８ビツト
並列データに変換する。
ングするためのCLKは第３図に示す如く、CR抜
取回路２２でCR信号を抽出し、リンギング発生
回路２３でリンギング発生出力を形成し、さらに
２逓倍して作成する。これをセレクタ２７を介し
てＳ−Ｐ変換器２９に加えてこれをクロツクし、
ここでスライス回路８からの受信データ信号をサ
ンプリングし、かつ、その直列データを８ビツト
並列データに変換する。
さて、かくしてメモリ１２に表示すべき情報の
１画面分のデータが書込まれた後、これから読み
出して表示する場合には、CRT１４のラスタの
走査の同期と、表示用データ信号の同期は弱入力
電界では乱れることが多く、いわゆるジツタとな
る。この場合、文字図形情報のデータ信号の読出
しクロツクをカラーサブキヤリヤｆsc等にロツク
したパルスで行なうと表示ゆれが大きくなるの
で、一般には水平AFC回路６Ａのパルスから得
たゲートパルスでゲーテツド発振器の出力をゲー
トして得られるクロツクパルスを用いている。
１画面分のデータが書込まれた後、これから読み
出して表示する場合には、CRT１４のラスタの
走査の同期と、表示用データ信号の同期は弱入力
電界では乱れることが多く、いわゆるジツタとな
る。この場合、文字図形情報のデータ信号の読出
しクロツクをカラーサブキヤリヤｆsc等にロツク
したパルスで行なうと表示ゆれが大きくなるの
で、一般には水平AFC回路６Ａのパルスから得
たゲートパルスでゲーテツド発振器の出力をゲー
トして得られるクロツクパルスを用いている。
ところが、この方式では、画面の明るさ、画面
とラスタの相互位置変化（いわゆる水平の歩き）
等により水平AFC回路６ＡのAFCパルスの位相
が受信同期信号に対して変化するので、水平
AFC回路６Ａの出力又はそれと同期した出力で
CR信号を抜取つたり、FC信号を抜取つたりする
と、前記の変化のために書込み用のサンプリング
クロツクが乱れて正しい受信ができなくなるおそ
れがある。又、水平AFC回路６Ａの水平ホール
ド用のポテンシヨメータを設定し直す必要がある
こともある。
とラスタの相互位置変化（いわゆる水平の歩き）
等により水平AFC回路６ＡのAFCパルスの位相
が受信同期信号に対して変化するので、水平
AFC回路６Ａの出力又はそれと同期した出力で
CR信号を抜取つたり、FC信号を抜取つたりする
と、前記の変化のために書込み用のサンプリング
クロツクが乱れて正しい受信ができなくなるおそ
れがある。又、水平AFC回路６Ａの水平ホール
ド用のポテンシヨメータを設定し直す必要がある
こともある。
そこで、本発明では、図に示す如く、CRT１
４の偏向用の回路とは別に、もう一つの水平
AFC回路１５Ａと水平発振回路１５Ｏを設ける
ことによつてこの欠点を除く。
４の偏向用の回路とは別に、もう一つの水平
AFC回路１５Ａと水平発振回路１５Ｏを設ける
ことによつてこの欠点を除く。
先ず、第３図において読出し用の部分について
述べると、偏向用の水平発振回路６０の出力を整
形回路１６で整形遅延し、第４図φ５のような水
平方向の表示期間制御パルスを得る。第４図で、
φ１は垂直同期パルス、φ２は水平同期信号、
φ′２は水平AFC回路６Ａ又は１５Ａの出力即
ち、AFC回路により垂直帰線期間も連続して得
られるパルスである。φ３は垂直方向の表示区間
パルス、φ″２はφ′２の拡大図、φ４は表示用の
水平読出クロツクで、約6MHzの296ビツトのパ
ルスである。φ５は整形回路１６の出力、φ４は
そのφ５によつて発振制御されるゲーテツド発振
器１７の出力すなわち読出クロツクである。
述べると、偏向用の水平発振回路６０の出力を整
形回路１６で整形遅延し、第４図φ５のような水
平方向の表示期間制御パルスを得る。第４図で、
φ１は垂直同期パルス、φ２は水平同期信号、
φ′２は水平AFC回路６Ａ又は１５Ａの出力即
ち、AFC回路により垂直帰線期間も連続して得
られるパルスである。φ３は垂直方向の表示区間
パルス、φ″２はφ′２の拡大図、φ４は表示用の
水平読出クロツクで、約6MHzの296ビツトのパ
ルスである。φ５は整形回路１６の出力、φ４は
そのφ５によつて発振制御されるゲーテツド発振
器１７の出力すなわち読出クロツクである。
読出し時には、読出クロツク発生回路１８から
垂直方向に204H間の間に水平方向に248ビツトづ
つのクロツクを出力し、アドレス回路３３で読み
出しアドレスを設定して、メモリ１２のデータを
読出し、Ｐ−Ｓ変換回路３１で直列データに変換
して切換混合回路１３へ供給する。この動作は従
来の文字放送受信機と同様である。
垂直方向に204H間の間に水平方向に248ビツトづ
つのクロツクを出力し、アドレス回路３３で読み
出しアドレスを設定して、メモリ１２のデータを
読出し、Ｐ−Ｓ変換回路３１で直列データに変換
して切換混合回路１３へ供給する。この動作は従
来の文字放送受信機と同様である。
又、メモリ制御用のCPU３４のクロツクとし
て、φ４の代りに第４図に示すような、ゲーテツ
ド発振器を水平同期信号φ12によつて直接制御し
て発振させた発振出力φ14を用いる事も可能であ
りCPU３４があまり速くないMPUの時は1H当り
のクロツクを増すためにφ″２より狭いφ12を形
成して、1H当りのCPU３４の処理ステツプを増
すこともできる。なお、読出クロツク発生回路１
８の出力は第４図のパルスφ５の高レベルの期間
のみ発生されて出力されるが、φ４，φ14はそれ
以外に全走査区間ともにφ″２，φ12の高レベル
の期間は存在する。
て、φ４の代りに第４図に示すような、ゲーテツ
ド発振器を水平同期信号φ12によつて直接制御し
て発振させた発振出力φ14を用いる事も可能であ
りCPU３４があまり速くないMPUの時は1H当り
のクロツクを増すためにφ″２より狭いφ12を形
成して、1H当りのCPU３４の処理ステツプを増
すこともできる。なお、読出クロツク発生回路１
８の出力は第４図のパルスφ５の高レベルの期間
のみ発生されて出力されるが、φ４，φ14はそれ
以外に全走査区間ともにφ″２，φ12の高レベル
の期間は存在する。
次に、本発明の特徴である第２水平AFC回路
１５Ａと水平発振回路１５Ｏ及び書込みクロツク
について述べる。この１５Ａと１５Ｏは、その水
平発振出力を帰還してAFCの比較波形を形成
し、CRT１４のEHTの高低や水平ホールドの位
置、ビーム電流の大小等のCRT１４０偏向系の
変動とは全く独立に、水平同期信号φ２から常に
一定の位相に、水平同期の出力パルスを出力す
る。そして、この第２の水平発振回路１５０の発
振出力に基づいてfsc再生回路７でカラーバース
ト信号を抽出し、色副搬送波を再生する。また、
これを８逓倍したものを分周回路２５Ｄで分周し
て、サンプリングのパルスを発生する。
１５Ａと水平発振回路１５Ｏ及び書込みクロツク
について述べる。この１５Ａと１５Ｏは、その水
平発振出力を帰還してAFCの比較波形を形成
し、CRT１４のEHTの高低や水平ホールドの位
置、ビーム電流の大小等のCRT１４０偏向系の
変動とは全く独立に、水平同期信号φ２から常に
一定の位相に、水平同期の出力パルスを出力す
る。そして、この第２の水平発振回路１５０の発
振出力に基づいてfsc再生回路７でカラーバース
ト信号を抽出し、色副搬送波を再生する。また、
これを８逓倍したものを分周回路２５Ｄで分周し
て、サンプリングのパルスを発生する。
そこで、この分周回路１５Ｄの出力の水平周期
パルスを用いて、２０でCR信号ゲート用のゲー
トパルスを形成する。即ち、第１図受信情報信号
中のCR信号の部分とその前後を抜取るゲートパ
ルスである。又、２１でFC信号ゲート用のゲー
トパルスを形成する。これは、FC信号の第８ビ
ツト目とその前後の部分を抜取るゲートパルスで
あり、このゲートパルス発生回路２０，２１の出
力のゲートパルスは、テレビ画面表示の水平偏向
系の変動の影響を全く受けない。
パルスを用いて、２０でCR信号ゲート用のゲー
トパルスを形成する。即ち、第１図受信情報信号
中のCR信号の部分とその前後を抜取るゲートパ
ルスである。又、２１でFC信号ゲート用のゲー
トパルスを形成する。これは、FC信号の第８ビ
ツト目とその前後の部分を抜取るゲートパルスで
あり、このゲートパルス発生回路２０，２１の出
力のゲートパルスは、テレビ画面表示の水平偏向
系の変動の影響を全く受けない。
そこで、CRゲートパルス発生回路２０の出力
でCR抜取回路２２を駆動して受信情報信号中の
CR信号を取り出し、これに同調した出力をリン
ギング発生回路２３で形成する。
でCR抜取回路２２を駆動して受信情報信号中の
CR信号を取り出し、これに同調した出力をリン
ギング発生回路２３で形成する。
又、FC信号ゲートパルス発生回路２１では、
FC信号の部分のみを抜取るゲートパルスを形成
する。
FC信号の部分のみを抜取るゲートパルスを形成
する。
さらに、８逓倍回路２４はfscを８逓倍する回
路、1/5分周回路２５はその出力を分周して8/5
fsc＝5.73MHzサンプリングクロツクを形成する
カウンタである。1/5分周回路２５はFC検出回路
２６でFC信号を検出した後にのみ分周を始め、
その水平期間の終り又は第（296−24＝）272ビツ
ト目で分周を停止するように構成されている。セ
レクタ２７は、FC検出回路２６でFC信号を検出
する迄はリンギング発生回路２３の出力により受
信情報信号を２９でサンプリングするためのクロ
ツクとして出力し、FC信号を検出すると、その
後はFC信号と位相の同期した1/5分周器２５の出
力をＳ−Ｐ変換回路２９へ供給する。
路、1/5分周回路２５はその出力を分周して8/5
fsc＝5.73MHzサンプリングクロツクを形成する
カウンタである。1/5分周回路２５はFC検出回路
２６でFC信号を検出した後にのみ分周を始め、
その水平期間の終り又は第（296−24＝）272ビツ
ト目で分周を停止するように構成されている。セ
レクタ２７は、FC検出回路２６でFC信号を検出
する迄はリンギング発生回路２３の出力により受
信情報信号を２９でサンプリングするためのクロ
ツクとして出力し、FC信号を検出すると、その
後はFC信号と位相の同期した1/5分周器２５の出
力をＳ−Ｐ変換回路２９へ供給する。
この回路構成に於て、ゲートパルス発生回路２
０，２１が水平パルス発生回路１５Ｄの出力で制
御されることにより、前述の如く、偏向用の第１
の水平発振回路６０の出力で制御する場合の欠点
が取除かれる。また、1/5分周回路２５の出力を
さらに書込クロツク発生回路２８で分周し、入出
力回路３０の書込クロツクとする。Ｓ−Ｐ変換回
路２９は受信入力された直列情報データ信号を８
ビツト並列の信号に変換するシフトレジスタであ
る。Ｐ−Ｓ変換回路３１はメモリ１２の出力すな
わち読み出したデータを直列に変換するものであ
る。メモリ１２にはCPU３４のワークRAM、プ
ログラムROM等も含まれている。
０，２１が水平パルス発生回路１５Ｄの出力で制
御されることにより、前述の如く、偏向用の第１
の水平発振回路６０の出力で制御する場合の欠点
が取除かれる。また、1/5分周回路２５の出力を
さらに書込クロツク発生回路２８で分周し、入出
力回路３０の書込クロツクとする。Ｓ−Ｐ変換回
路２９は受信入力された直列情報データ信号を８
ビツト並列の信号に変換するシフトレジスタであ
る。Ｐ−Ｓ変換回路３１はメモリ１２の出力すな
わち読み出したデータを直列に変換するものであ
る。メモリ１２にはCPU３４のワークRAM、プ
ログラムROM等も含まれている。
次に、分周回路２５Ｄについて第５，６図と共
に補足説明する。１５Ｃは同期式高速カウンタで
８逓倍回路２４の出力（8fsc）をカウントする。
FF１５Ｆは水平発振回路１５０の出力即ち第６
図に示す文字信号重畳区間の始めの水平同期パル
ス（第６図のφ′21とφ23のように、前縁は一致し
ている）でセツトされ、そのＱ出力（φ23）が高
レベルとなつて、カウンタ１５Ｃが動作可能とな
り、８逓倍回路２４の出力を数えFF２０ＦのＱ
出力がφ24となるようにセツト、リセツトパルス
を出力し、又FF２１ＦのＱ出力がφ25となるよ
うセツト、リセツトパルスを出力する。FF２１
Ｆをリセツトした後、FF１９Ｆをリセツトす
る。第６図から明らかな如くφ24はCR信号の部
分の16ビツトを含み、φ25はFC信号の部分の８
ビツト目を含むように構成されている。このゲー
トパルスφ24，φ25の巾は自由に設定できる。な
お、カウンタ１５Ｃはバイナリカウンタと、反転
器及び、NANDゲートを含んでいる。
に補足説明する。１５Ｃは同期式高速カウンタで
８逓倍回路２４の出力（8fsc）をカウントする。
FF１５Ｆは水平発振回路１５０の出力即ち第６
図に示す文字信号重畳区間の始めの水平同期パル
ス（第６図のφ′21とφ23のように、前縁は一致し
ている）でセツトされ、そのＱ出力（φ23）が高
レベルとなつて、カウンタ１５Ｃが動作可能とな
り、８逓倍回路２４の出力を数えFF２０ＦのＱ
出力がφ24となるようにセツト、リセツトパルス
を出力し、又FF２１ＦのＱ出力がφ25となるよ
うセツト、リセツトパルスを出力する。FF２１
Ｆをリセツトした後、FF１９Ｆをリセツトす
る。第６図から明らかな如くφ24はCR信号の部
分の16ビツトを含み、φ25はFC信号の部分の８
ビツト目を含むように構成されている。このゲー
トパルスφ24，φ25の巾は自由に設定できる。な
お、カウンタ１５Ｃはバイナリカウンタと、反転
器及び、NANDゲートを含んでいる。
このように、本発明によれば、表示用のCRT
における表示位置の調整や表示状態の変化にかか
わらず、常に受信すべき文字図形情報信号に同期
した正確な受信動作を達成することができるもの
である。
における表示位置の調整や表示状態の変化にかか
わらず、常に受信すべき文字図形情報信号に同期
した正確な受信動作を達成することができるもの
である。
第１図は文字図形情報信号の伝送態様を示す波
形図、第２図、第３図、第５図は本発明の一実施
例における文字図形情報受信装置のブロツク図、
第４図、第６図はその動作を説明するための波形
図である。 ５……同期分離回路、６Ａ……第１の水平
AFC回路、６０……第１の水平発振回路、６Ｄ
……水平偏向回路、８……スライス回路、９……
書込クロツク発生回路、１０……メモリ制御処理
回路、１１……読出クロツク発生回路、１２……
メモリ、１４……CRT、１５Ａ……第２の水平
AFC回路、１５Ｏ……第２の水平発振回路、１
５Ｃ……カウンタ、１５Ｄ……分周回路、２０…
…CR信号ゲートパルス発生回路、２０Ｆ……フ
リツプフロツプ、２１……FC信号ゲートパルス
発生回路、２１Ｆ……フリツプフロツプ、２２…
…CR抜取回路、２３……リンギング発振回路、
２４……８逓倍回路、２５……1/5分周回路、２
６……FC検出回路、２７……セレクタ、２８…
…書込クロツク発生回路、２９……Ｓ−Ｐ変換回
路、３０……入出力回路、３４……CPU。
形図、第２図、第３図、第５図は本発明の一実施
例における文字図形情報受信装置のブロツク図、
第４図、第６図はその動作を説明するための波形
図である。 ５……同期分離回路、６Ａ……第１の水平
AFC回路、６０……第１の水平発振回路、６Ｄ
……水平偏向回路、８……スライス回路、９……
書込クロツク発生回路、１０……メモリ制御処理
回路、１１……読出クロツク発生回路、１２……
メモリ、１４……CRT、１５Ａ……第２の水平
AFC回路、１５Ｏ……第２の水平発振回路、１
５Ｃ……カウンタ、１５Ｄ……分周回路、２０…
…CR信号ゲートパルス発生回路、２０Ｆ……フ
リツプフロツプ、２１……FC信号ゲートパルス
発生回路、２１Ｆ……フリツプフロツプ、２２…
…CR抜取回路、２３……リンギング発振回路、
２４……８逓倍回路、２５……1/5分周回路、２
６……FC検出回路、２７……セレクタ、２８…
…書込クロツク発生回路、２９……Ｓ−Ｐ変換回
路、３０……入出力回路、３４……CPU。
Claims (1)
- １ テレビジヨン信号にその水平同期信号に対し
て所定の位相関係をもつた状態でデイジタル信号
により伝送されてくる文字図形情報信号を受信
し、該受信信号を所定順序でメモリに蓄積し、該
メモリから読み出してテレビジヨン画面上に文字
図形情報を表示する装置において、上記テレビジ
ヨン信号の水平同期信号と上記テレビジヨン画面
の走査信号とを用いて上記テレビジヨン画面の走
査を上記テレビジヨン信号に同期させる第１の水
平AFC回路および水平発振回路と、上記テレビ
ジヨン画面の走査とは無関係に常に上記テレビジ
ヨン信号の水平同期信号に対して一定の位相関係
にある発振出力を発生する第２の水平AFC回路
および水平発振回路を備え、上記第１の水平発振
回路の発振出力に基づいて上記メモリの読出制御
用信号を作成し、上記第２の水平発振回路の発振
出力を用いてカラーバースト信号を抜取り、かつ
これに基づいて色副搬送波を再生し、該色副搬送
波を逓倍・分周して得られるパルス出力により、
サンプリングクロツク再生用ゲートパルスおよ
び、フレーム同期信号抜取り用ゲートパルスを形
成するようにしたことを特徴とする文字図形情報
受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8608681A JPS57201390A (en) | 1981-06-03 | 1981-06-03 | Character pattern information receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8608681A JPS57201390A (en) | 1981-06-03 | 1981-06-03 | Character pattern information receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201390A JPS57201390A (en) | 1982-12-09 |
| JPS6157754B2 true JPS6157754B2 (ja) | 1986-12-08 |
Family
ID=13876890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8608681A Granted JPS57201390A (en) | 1981-06-03 | 1981-06-03 | Character pattern information receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57201390A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016781A (ja) * | 1983-07-08 | 1985-01-28 | Sharp Corp | 文字放送受信機 |
| JPS60121840A (ja) * | 1983-12-05 | 1985-06-29 | Matsushita Electric Ind Co Ltd | 時分割多重信号伝送方式 |
-
1981
- 1981-06-03 JP JP8608681A patent/JPS57201390A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201390A (en) | 1982-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| US5325183A (en) | OSD circuit for displaying advertising picture data | |
| EP0103982B2 (en) | Display control device | |
| JP2575108B2 (ja) | ２画面テレビ受像機 | |
| EP0096628A2 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| US5729300A (en) | Double-screen simultaneous viewing circuit of a wide-television | |
| US6055020A (en) | Method and device for transmitting additional data in television channels | |
| EP0083352B1 (en) | Colour television system | |
| JPS6157754B2 (ja) | ||
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| JPS6257150B2 (ja) | ||
| EP0220058B1 (en) | Method and apparatus for selectively unblanking special signals inserted in the vertical blanking interval of a television signal | |
| JPS6114233Y2 (ja) | ||
| JP3464229B2 (ja) | テレビジョン受信機におけるビデオ信号への制御機能の同期化方法およびその装置 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| US3576390A (en) | Apparatus for generating test signals useful in measuring television transmission performance without affecting receiver synchronization | |
| US4811095A (en) | Arrangement for displaying multiplexed analog components on a conventional TV monitor | |
| US7002635B1 (en) | Method for superimposing pictures | |
| JPH024189B2 (ja) | ||
| KR950009666B1 (ko) | 수직귀선 기간중의 데이타 송수신에 의한 프로그램 인식회로 | |
| JPH0410787B2 (ja) | ||
| JP2549673Y2 (ja) | 文字放送再生装置 | |
| JPS6123712B2 (ja) | ||
| JPH07203424A (ja) | 衛星放送字幕焼付けシステム | |
| JPS6298989A (ja) | ブランキング信号発生制御方法及び装置 |