JPS6156375A

JPS6156375A - 放電管のトリガ回路

Info

Publication number: JPS6156375A
Application number: JP15661984A
Authority: JP
Inventors: Michio Kai; 甲斐　通生; Mitsuo Nakamura; 光男中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1986-03-22
Anticipated expiration: 2004-07-27
Also published as: JPH0246952B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し産業上の利用分野〕本発明は、レーザ・プリンタにおけるトナ一定着に使用
する、キセノン放電管のトリガ回路に関する。

レーザ・プリンタにおけるトナ一定着のひとつの方法と
して、キセノン放電管の放電時に発する光エネルギーに
よって、トナーを瞬時に溶解し、用紙に定着する方法が
ある。このキセノン放電管を放電させるには、その陽極
に高電圧をかけ、トリガ用電極に陽極電圧よりさらに高
い電圧を印加する必要がある。このトリガ電極に高電圧
を与えるための回路がトリガ回路であって、本発明はそ
の改良に関する。

［従来の技術］第２図は、レーザ・プリンタのトナ一定着に使用する、
キセノン放電管を放電させるための代表的な回路構成を
示す図である。図において、１はトリガ・タイミング発
生回路、２ば高電圧源、３は抵抗、４はコンデンサ、５
は定電圧ダイオード、６はスイッチ素子、７はパルス・
トランス、８ばキセノン放電管、９は光検出素子、１０
はキセノン放電管のトリガ用電極をそれぞれ示す。

トリガ・タイミング発生回路１ば、レーザ・ブリンクに
おける印字動作と紙送り動作に対して一定な時間関係を
持たせて、キセノン放電管放電用のトリガ信号を発生す
る回路である。コンデンサ４は、高電圧源２の電圧（約
２ＫＶ）によって抵抗３を通じて充電され、定電圧ダイ
オード５によって、一定の電圧にクランプされる。

トリガ・タイミング発生回路１が発するトリガ信号によ
って、例えばサイリスクのようなスイッチ素子５が導通
されて、コンデンサ４に蓄積されたエネルギーがバルス
ントランス７に供給される。

これによって、バルスントランス７ば、その二次側に、
数ＫＶ−数１０ＫＶの高電圧を誘起し、これがキセノン
放電管８のトリガ電極１０にかけられて、放電管を点弧
させる。

点弧された放電管８は、電＃２からのエネルギーの供給
を受けて放電を行い、放電管８の陽極電位は急激に低下
する。電圧が低下すると、電源２はエネルギーの供給を
停止し、これによって放電管８も放電を停止する。放電
管８の放電が停止すると、電源２の出力電圧は回復し、
コンデンサ４も再度充電され、つぎのトリガ信号を待つ
。このようにして、一定周期で放電管８の放電が行われ
る。

放電管８には経年変化があり、古くなると、電極表面の
劣化や、ガス圧の低下などによって放電し難くなり、励
起の持続時間を長くしなければ放電持続状態に到達しな
くなる。そのため、光検出素子９を用い、放電しない場
合は、再度トリガ信号を送出して、再び放電を促すよう
にしている。

放電管８の放電周期は、プリンタにおける祇送りの速度
と１回の放電で定着できる面積で決り、高速度プリンタ
の場合通常毎秒２〜４回である。

コンデンサ４の充電時間は、コンデンサ４の静電容量と
、抵抗３の抵抗値による時定数によって定まり、通常数
１００ｍ５ｅｃであるが、再トリガの場合、紙送りの速
度を一定にしておけば、コンデンサ４の充電時間は、数
ｍ５ｅｃ以内に行わなければならない。若し、そのよう
な短時間に充電できなげ　　　　　、）れば・紙送りを
一旦停止しな２すれｃｌならな０゛・　　　　　　［抵
抗３の抵抗値を低くすれば、充電時間は短縮されるが、
大幅な短縮には非常に大きい電力消費を伴うことになる
。

上記に対する解決手段として、パルス回路を複数個設け
、パルス回路を順次に動作させる方式が提案され、本出
願人から出願されている。（特願昭５９−１３８６０３
）。

第３図は、上記の複数個のパルス回路を設け、分周回路
によってパルス回路を順次動作させる方式の回路図であ
る。図において、第２図と同一の符号は同一の対象物を
示し、１１．１１”はパルス回路、１２はトリガ分周回
路、１７．１８は駆動増幅器、１９゜２０はパルス・ト
ランスをそれぞれ示す。

［発明が解決しようとする問題点コ第３図の回路は、通常良好に動作し、放電管の再トリガ
を短時間に繰り返すことができる。しかし、トリガ信号
パルスが、雑音などによって割れ、２つのパルス信号の
ように動作した場合にはパルス回路１１．１１’は連続
して動作することとなる。

このとき、先に動作する第１のパルス回路によってパル
ス・トランス７が励起され、このときのスイッチ素子６
を通って流れる電流■と、コンデンサ４の端子電圧Ｖｃ
は第４図のようになっている。

スイッチ素子４に電流が流れているとき、第２のパルス
回路を点弧すると、第５図のようになる。

これば、第１のパルス回路のコンデンサ４の端子電圧Ｖ
ｃｌが低下していて、第２のパルス回路のコンデンサ４
の端子電圧Ｖｃ２の方が高く、第１のパルス回路のスイ
ッチ素子６がカットオフしてＩｔがゼロとなるためであ
る。

第２のパルス回路の電流■２の立ち上りは、極めて急峻
となり、スイッチ素子としてサイリスタ等を用いる場合
ば、ｄｉ／’ｄｔ破壊を生ずることとなる。

［問題点を解決するための手段］上記問題点は、プリンタの印字動作と紙送り動作に対し
て一定の時間関係を持って信号を発生するトリガ・タイ
ミング発生回路と、抵抗、コンデンサ、定電圧ダイオー
ドおよびスイ・ノチ素子からなる複数個のパルス回路と
、波形修正回路と、分周回路と、パルス・トランスとを
備え、前記トリガ・タイミング発生回路の発生するトリ
ガ信号を前記波形修正回路において一定値以上のパルス
幅に修正したる後、前記分周回路に加え、咳分周出力を
前記複数のパルス回路のおのおのに印加し、該パルス回
路の電源端子および出力端子は共通に接続するよう構成
した本発明の放電管のトリガ回路によって解決される。

［作用］即ら、トリガ分周回路の入力に単安定マルチバイブレー
クなどからなる波形修正回路を挿入し、入力パルスを一
定値以上の幅に修正した後にトリガ分周回路に加えるこ
とによって、同じ時間に２つのパルス回路が点弧される
ことなく、複数のパルス回路を順次動作させ、再トリガ
を短時間に繰り返すことができるものである。

［実施例］以下、第１図（ａ）〜（Ｃ１に示す実施例によって、本
発明の要旨を具体的に説明する。

第１図（ａｌは、本発明の実施例の要部回路図である。

図において第３図と同一の符号は同一の対象物を示し、
２１ば代表的な波形修正回路である単安定マルチバイブ
レークを示す。

トリガ・タイミング発生回路１の出力ＴＲＧば、ＡＮＤ
ゲート１４によって、フリップフロップ１３のＱ側出力
とのＡＮＤがとられ、その出力が駆動増幅器１７に加え
られ、その出力がＡとなる。同様に、トリガ・タイミン
グ発生回路１の出力ＴＲＧは、ＡＮＤゲート１５によっ
て、フリップフロップ１３のご側出力とのＡＮＤがとら
れ、その出力が駆動増幅器１８に加えられ、その出力が
Ｂとなる。

また、ＡＮＤゲート１４および１５の出力は、ＯＲゲー
ト１６に加えられ、その出力は単安定マルチバイブレー
ク２１に加えられる。

単安定マルチバイブレーク２１ば、トリガ・タイミング
信号に比べて十分長い時間で、再点弧周期より短い時間
に調整してあり、その幅を持った出力パルスが、フリッ
プフロップ回路１３の入力端子Ｔに加えられる。従って
、トリガ・タイミング発　　　　　　！主回路１の出力
パルスＴＲＧの１つづつに対して、フリップフロップ回
路１３が反転され、ＡとＢが交互に出力されることにな
る。

第１図（ｂ）は、トリガ分周回路１２およびその周辺の
各部の電圧波形の間の、タイミング関係を示す図である
。図の最上段より、フリ・ノブフロップ回路１３の出力
Ｑおよびζ、トリガ・タイミング発生回路１の出力ＴＲ
Ｇ、出力トリガ信号ＡおよびＢ、単安定マルチバイブレ
ーク１９の入力Ｃ１ならびにフリップフロップ回路１３
の入力Ｔの波形とタイミングをそれぞれ示す。

図に示すように、フリップフロップ回路１３の入力Ｔは
、トリガ信号ＴＲＧが雑音などによって割れるようなこ
とがあっても、関係なく、一定のパルス幅を持った１つ
のパルスとなり、フリップフロップ回路１３はトリガ信
号ＴＲＧの１つづつに対して反転される。

第１図（Ｃ１は、本発明の他の実施例であって、第１図
（ａ）とは単安定マルチバイブレーク１９の挿入位置が
異なっているが、作用、効果は全く同一である。

［発明の効果コ以上説明のように本発明によって、放電管の再トリガを
短時間に繰り返すことが、支障なしにできるようになり
、レーザ・プリンタの高速化のため大いに効果を有する
ものである。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例の要部回路図、第１図
（ｂｌは本発明の実施例のタイミング図、第１図ｆｃｌ
は本発明の他の実施例の要部回路図、第２図は従来の代
表的な放電管トリガ回路の回路図、第３図は複数個のパルス回路を持った従来の放電管トリ
ガ回路の回路図、第４図はパルス回路における電流、電圧波形図、第５図
はパルス回路における二重点弧の際の電流、電圧波形図
である。図面において、１はトリガ・タイミング発生回路、２ば高電圧源、　　　　　３は抵抗、４はコンデンサ、　　　　５は定電圧ダイオード、６は
スイッチ素子、？、１９．２０はパルス・トランス、８は放電管、　　　　　　９は光検出素子、１０は放電
管のトリガ電極、１１．１１’はパルス回路、　　　１２はトリガ分周回
路、１３ばフリップフロップ回路、１４．１５はＡＮＤ
ゲート、１６はＯＲゲート、　　　　　１７．１８は駆
動増幅器、１９は単安定マルチバイブレークを、それぞれ示す。；１（；）　ｎ斗；１（−二こ〉第１珂（め第１図（Ｃ）第２図

Claims

【特許請求の範囲】

プリンタの印字動作と紙送り動作に対して一定の時間関
係を持って信号を発生するトリガ・タイミング発生回路
と、抵抗、コンデンサ、定電圧ダイオードおよびスイッ
チ素子からなる複数個のパルス回路と、波形修正回路と
、分周回路と、パルス・トランスとを備え、前記トリガ
・タイミング発生回路の発生するトリガ信号を前記波形
修正回路において一定値以上のパルス幅に修正したる後
、前記分周回路に加え、該分周出力を前記複数のパルス
回路のおのおのに印加し、該パルス回路の電源端子およ
び出力端子は共通に接続するよう構成したことを特徴と
する放電管のトリガ回路。