JPS6155282B2 - - Google Patents
Info
- Publication number
- JPS6155282B2 JPS6155282B2 JP7188381A JP7188381A JPS6155282B2 JP S6155282 B2 JPS6155282 B2 JP S6155282B2 JP 7188381 A JP7188381 A JP 7188381A JP 7188381 A JP7188381 A JP 7188381A JP S6155282 B2 JPS6155282 B2 JP S6155282B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- voltage
- amplifier
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器に関するものである。
メイン・アンプにおいて、電力増幅回路のＡ
級、AB級乃至Ｂ級を、入力に応じて自動的に切
換え、波形クリツプによる歪をなくしたものがあ
る。
級、AB級乃至Ｂ級を、入力に応じて自動的に切
換え、波形クリツプによる歪をなくしたものがあ
る。
この場合の好ましい手法は、入力電圧の変化を
検出して、これに従つて±Ｂ電源及びバイアスの
電位を切換えることである。
検出して、これに従つて±Ｂ電源及びバイアスの
電位を切換えることである。
しかし、斯様な場合にも、入力電圧の検出から
切換えまでの回路に、動作上の遅延があり、第３
図に示すように、入力信号と切換え動作との間
に、時間ｔの遅れを生じる。
切換えまでの回路に、動作上の遅延があり、第３
図に示すように、入力信号と切換え動作との間
に、時間ｔの遅れを生じる。
従つて、急激に高い周波数の入力信号が入力さ
れた時、そのｔ時間の遅れのために、第４図に示
すように、メイン・アンプの出力信号の波形が切
換え点直前において欠落する。
れた時、そのｔ時間の遅れのために、第４図に示
すように、メイン・アンプの出力信号の波形が切
換え点直前において欠落する。
この欠落部分を補うには、Ａ級のＢ電圧V1を
V1′にまで上昇させればよいが、消費電力が大き
くなり、得策でない。
V1′にまで上昇させればよいが、消費電力が大き
くなり、得策でない。
本発明は、斯様な欠落を簡単に除去しようとす
るものである。
るものである。
以下、第１図及び第２図に示す実施例について
説明する。
説明する。
図において、１は、入力端INと出力端OUTの
間に、電圧増幅器１１と電力増幅回路１２を有し
て成るメイン・アンプであり、電力増幅回路１２
は、入力トランジスタQ1に適宜に固定乃至可変
のバイアス抵抗R1，R2，R3を備え、その内の１
つの抵抗R2を、リレー、トランジスタ、その他
の電子的スイツチS1を以て入・切するようにし、
入力トランジスタQ1に連なる終段の電力増幅ト
ランジスタQ2，Q3を、２個プツシユプル結合
し、これらの電力増幅トランジスタQ2，Q3に供
給する＋Ｂ，−Ｂの電源電圧を、それぞれリレ
ー、トランジスタ、その他の電子的スイツチS2，
S3を以て±V1（低電圧＝Ａ級）、±V2（高電圧＝
AB級乃至Ｂ級）に切換えるようにしており、そ
れら３つの電子的スイツチS1，S2，S3を、互いに
連動させて、OFFにおいてＡ級動作、ONにおい
てAB級乃至Ｂ級動作を得るようにしている。図
中、D1，D2は、逆流防止用ダイオードである。
間に、電圧増幅器１１と電力増幅回路１２を有し
て成るメイン・アンプであり、電力増幅回路１２
は、入力トランジスタQ1に適宜に固定乃至可変
のバイアス抵抗R1，R2，R3を備え、その内の１
つの抵抗R2を、リレー、トランジスタ、その他
の電子的スイツチS1を以て入・切するようにし、
入力トランジスタQ1に連なる終段の電力増幅ト
ランジスタQ2，Q3を、２個プツシユプル結合
し、これらの電力増幅トランジスタQ2，Q3に供
給する＋Ｂ，−Ｂの電源電圧を、それぞれリレ
ー、トランジスタ、その他の電子的スイツチS2，
S3を以て±V1（低電圧＝Ａ級）、±V2（高電圧＝
AB級乃至Ｂ級）に切換えるようにしており、そ
れら３つの電子的スイツチS1，S2，S3を、互いに
連動させて、OFFにおいてＡ級動作、ONにおい
てAB級乃至Ｂ級動作を得るようにしている。図
中、D1，D2は、逆流防止用ダイオードである。
なお、上記入力トランジスタQ1のバイアス抵
抗S1，S2，S3の回路を、電子的スイツチS1を含め
て、上下逆の接続にしてもよい。
抗S1，S2，S3の回路を、電子的スイツチS1を含め
て、上下逆の接続にしてもよい。
２は、メイン・アンプ１の入力端INから入力
を分岐導入し、入力の電圧レベルが所定値以上に
なつたときに出力を送り出す検出回路であり、該
検出回路は、入力を導入する電圧検出回路２１
と、該電圧検出回路の出力信号の振幅を増大させ
ると共に位相を進ませる振幅変位回路２２ａ及び
位相変移回路２２ｂの変移回路２２と、その出力
信号からパルスを出力するウインド・コンパレー
タ２３と、そのパルスの持続時間（パルス幅）を
所定時間延長させる単安定マルチバイブレータ２
４とから成る。
を分岐導入し、入力の電圧レベルが所定値以上に
なつたときに出力を送り出す検出回路であり、該
検出回路は、入力を導入する電圧検出回路２１
と、該電圧検出回路の出力信号の振幅を増大させ
ると共に位相を進ませる振幅変位回路２２ａ及び
位相変移回路２２ｂの変移回路２２と、その出力
信号からパルスを出力するウインド・コンパレー
タ２３と、そのパルスの持続時間（パルス幅）を
所定時間延長させる単安定マルチバイブレータ２
４とから成る。
また、電圧検出回路２１と変移回路２２との具
体例としては、例えば、第２図の回路が挙げられ
る。
体例としては、例えば、第２図の回路が挙げられ
る。
この第２図の回路は、電圧検出回路２１とし
て、差動入力型オペアンプを用いて、閉ループの
増幅回路を構成し、変移回路２２として、コンデ
ンサC1と抵抗R4との直列回路を用いて、これを
そのオペアンプの帰還入力端とアースとの間に接
続している。つまり、双方の結合によつて一種の
バツフア・アンプを構成しているのであり、この
バツフア・アンプは、第９図に示すように、周波
数の増大と共に振幅が増大する振幅特性と、第１
０図に示すように、周波数の増大と共に位相が進
む位相特性とを具有している。
て、差動入力型オペアンプを用いて、閉ループの
増幅回路を構成し、変移回路２２として、コンデ
ンサC1と抵抗R4との直列回路を用いて、これを
そのオペアンプの帰還入力端とアースとの間に接
続している。つまり、双方の結合によつて一種の
バツフア・アンプを構成しているのであり、この
バツフア・アンプは、第９図に示すように、周波
数の増大と共に振幅が増大する振幅特性と、第１
０図に示すように、周波数の増大と共に位相が進
む位相特性とを具有している。
なお、ウインド・コンパレータ２３及び単安定
マルチバイブレータ２４は、それぞれ既存のもの
でよい。
マルチバイブレータ２４は、それぞれ既存のもの
でよい。
３は、上記検出回路２の出力従つて上記単安定
マルチバイブレータ２４の出力を受けて作動し、
上記電子的スイツチS1，S2，S3をONさせるよう
構成している制御回路である。この制御回路３
は、具体的には、例えば、リレーにおけるリレ
ー・コイル、トランジスタの入力回路等の回路で
ある。
マルチバイブレータ２４の出力を受けて作動し、
上記電子的スイツチS1，S2，S3をONさせるよう
構成している制御回路である。この制御回路３
は、具体的には、例えば、リレーにおけるリレ
ー・コイル、トランジスタの入力回路等の回路で
ある。
如上の構成であるから、普段は、メイン・アン
プ１の電子的スイツチS1，S2，S3がOFF状態に
あり、メイン・アンプ１は、入力段のバイアスが
高電位、電力増幅段の±Ｂ電圧が低電圧（±
V1）の、Ａ級増幅の態勢にあるが、入力信号の電
圧レベルが所定値以上に高くなると、検出回路２
が働いて制御回路３に信号を送り、これを受けた
制御回路３が電子的スイツチS1，S2，S3をONさ
せ、これにより、メイン・アンプ１は、入力段の
バイアスが低電位、電力増幅段の±Ｂ電圧が高電
圧（±V2）の、AB級乃至Ｂ級増幅の態勢とな
る。
プ１の電子的スイツチS1，S2，S3がOFF状態に
あり、メイン・アンプ１は、入力段のバイアスが
高電位、電力増幅段の±Ｂ電圧が低電圧（±
V1）の、Ａ級増幅の態勢にあるが、入力信号の電
圧レベルが所定値以上に高くなると、検出回路２
が働いて制御回路３に信号を送り、これを受けた
制御回路３が電子的スイツチS1，S2，S3をONさ
せ、これにより、メイン・アンプ１は、入力段の
バイアスが低電位、電力増幅段の±Ｂ電圧が高電
圧（±V2）の、AB級乃至Ｂ級増幅の態勢とな
る。
更に詳細には、検出回路２は、メイン・アンプ
１の入力の一部を電圧検出回路２１に分岐導入
し、該電圧検出回路２１は、変移回路２２と共働
して、その入力信号を増幅すると共に、入力信号
の高い周波数に対して、位相を進め且つ振幅を拡
大する。そして、これをウインド・コンパレータ
２３に送つて、該ウインド・コンパレータにより
所定の動作点電圧（入力信号において±Vrefに
対応する電圧）以上のところで出力するパルスに
変換し、更に単安定マルチバイブレータ２４に送
つて、後続回路にチヤタリングを生じないようパ
ルス幅を拡大し、制御回路３へ送る。制御回路３
は、その信号により電子的スイツチS1，S2，S3を
ONさせるのである。
１の入力の一部を電圧検出回路２１に分岐導入
し、該電圧検出回路２１は、変移回路２２と共働
して、その入力信号を増幅すると共に、入力信号
の高い周波数に対して、位相を進め且つ振幅を拡
大する。そして、これをウインド・コンパレータ
２３に送つて、該ウインド・コンパレータにより
所定の動作点電圧（入力信号において±Vrefに
対応する電圧）以上のところで出力するパルスに
変換し、更に単安定マルチバイブレータ２４に送
つて、後続回路にチヤタリングを生じないようパ
ルス幅を拡大し、制御回路３へ送る。制御回路３
は、その信号により電子的スイツチS1，S2，S3を
ONさせるのである。
ところで、前述のように、電圧検出回路２１と
変移回路２２とにおいて、入力信号の周波数が高
くなることによりその入力信号の位相が進められ
ると、第５図に示すように、入力信号における電
圧±Vrefの検出点がその進相分のt1時間だけ早め
られ、また、振幅が拡大されると、第６図に示す
ように、波形の立上りが急になるため、入力信号
における電圧±Vrefの検出点がその水平分のt2時
間だけ早められる。従つて、第７図に示すよう
に、入力信号における検出点は、位相の進みによ
り、ａ点からｂ点へ移行し、更に、振幅の拡大に
より、検出点電圧が±Vrefから±Vref′へ移動し
たのと同様の効果でｃ点となり、検出時間tsは、
ts＝t1＋t2だけ早められたことになる。
変移回路２２とにおいて、入力信号の周波数が高
くなることによりその入力信号の位相が進められ
ると、第５図に示すように、入力信号における電
圧±Vrefの検出点がその進相分のt1時間だけ早め
られ、また、振幅が拡大されると、第６図に示す
ように、波形の立上りが急になるため、入力信号
における電圧±Vrefの検出点がその水平分のt2時
間だけ早められる。従つて、第７図に示すよう
に、入力信号における検出点は、位相の進みによ
り、ａ点からｂ点へ移行し、更に、振幅の拡大に
より、検出点電圧が±Vrefから±Vref′へ移動し
たのと同様の効果でｃ点となり、検出時間tsは、
ts＝t1＋t2だけ早められたことになる。
その結果、ウインド・コンパレータ２３の動作
がそれに相応して早まり、制御回路３の動作も早
まつて、第８図に示すように、Ａ級からAB級乃
至Ｂ級への切換え時点が早くなり、よつて、周波
数が高くなつてもメイン・アンプ１の出力信号に
は欠落は一切生じない。
がそれに相応して早まり、制御回路３の動作も早
まつて、第８図に示すように、Ａ級からAB級乃
至Ｂ級への切換え時点が早くなり、よつて、周波
数が高くなつてもメイン・アンプ１の出力信号に
は欠落は一切生じない。
本発明によれば、高い周波数に対しての応答が
早くなり、電力増幅回路の出力信号に欠落がなく
なる。
早くなり、電力増幅回路の出力信号に欠落がなく
なる。
また、消費電力の無駄を生じることがなく、し
かも、その欠落防止に例えばコンデンサと抵抗を
各１個付加するだけ等具体的構造が極めて簡潔
で、頗る経済的である。
かも、その欠落防止に例えばコンデンサと抵抗を
各１個付加するだけ等具体的構造が極めて簡潔
で、頗る経済的である。
第１図は、本発明の実施例を示すブロツク図、
第２図は、要部の具体的回路図、第３図、第４図
は、先行技術における信号の波形図、第５図乃至
第８図は、本発明実施例における信号の波形図、
第９図、第１０図は、本発明実施例における特性
グラフである。 １……メイン・アンプ、２……検出回路、IN
……入力端、OUT……出力端。
第２図は、要部の具体的回路図、第３図、第４図
は、先行技術における信号の波形図、第５図乃至
第８図は、本発明実施例における信号の波形図、
第９図、第１０図は、本発明実施例における特性
グラフである。 １……メイン・アンプ、２……検出回路、IN
……入力端、OUT……出力端。
Claims (1)
- １ 電力増幅回路に、入力段のバイアスと電力増
幅段の電源電圧の一方乃至双方を切換える電子的
スイツチを設け、また、入力信号の電圧レベルを
検出して所定レベル以上で出力を生じる検出回路
と、該検出回路の出力に基づき上記電子的スイツ
チを制御する制御回路を設けて成る増幅器におい
て、上記検出回路に入力信号の位相の進みと振幅
の拡大とを得る変換回路を付加したことを特徴と
する増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188381A JPS57186811A (en) | 1981-05-12 | 1981-05-12 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188381A JPS57186811A (en) | 1981-05-12 | 1981-05-12 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57186811A JPS57186811A (en) | 1982-11-17 |
| JPS6155282B2 true JPS6155282B2 (ja) | 1986-11-27 |
Family
ID=13473365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7188381A Granted JPS57186811A (en) | 1981-05-12 | 1981-05-12 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57186811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444687A (ja) * | 1990-06-11 | 1992-02-14 | Nippon Steel Corp | 光ディスク再生システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3465857D1 (en) * | 1983-05-10 | 1987-10-08 | Bbc Brown Boveri & Cie | Digital power switching amplifier |
-
1981
- 1981-05-12 JP JP7188381A patent/JPS57186811A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444687A (ja) * | 1990-06-11 | 1992-02-14 | Nippon Steel Corp | 光ディスク再生システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57186811A (en) | 1982-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226811B2 (ja) | ||
| KR920011053A (ko) | 단일 피이드를 가진 두개의 증폭기를 포함하는 고효율 파워 오디오 증폭기 | |
| JPH07107773A (ja) | 出力パワートランジスタのターンオフ遅れの減少回路 | |
| US6489840B2 (en) | Power amplification equipment | |
| KR940017180A (ko) | 고전압 노이즈 감소용 데이타 출력 버퍼회로 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| JPS6155282B2 (ja) | ||
| US6765437B2 (en) | Audio amplifying circuit | |
| US11888394B2 (en) | High-efficiency pulse width modulation for switching power converters | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| JPH0474884B2 (ja) | ||
| JP3019847B1 (ja) | 電源回路 | |
| KR870011749A (ko) | 증폭기 | |
| JPS6122345Y2 (ja) | ||
| KR900002153Y1 (ko) | 텔레비젼 온/오프시 음성 뮤트 회로 | |
| SU1256144A1 (ru) | Усилитель с дискретным управлением напр жением питани | |
| SU481117A2 (ru) | Широтно-импульсный усилитель мощности низкой частоты | |
| JPH0139001Y2 (ja) | ||
| JPH0438566Y2 (ja) | ||
| JPH10341114A (ja) | 増幅器の電源電圧切換装置 | |
| JPH0453065Y2 (ja) | ||
| JPS642541Y2 (ja) | ||
| SU647845A1 (ru) | Устройство дл усилени посто нного тока | |
| SU1748242A1 (ru) | Усилитель-ограничитель | |
| JPS58104013U (ja) | Ａｇｃ装置 |