JPS6154075A - ミユ−ト制御回路 - Google Patents
ミユ−ト制御回路Info
- Publication number
- JPS6154075A JPS6154075A JP17494984A JP17494984A JPS6154075A JP S6154075 A JPS6154075 A JP S6154075A JP 17494984 A JP17494984 A JP 17494984A JP 17494984 A JP17494984 A JP 17494984A JP S6154075 A JPS6154075 A JP S6154075A
- Authority
- JP
- Japan
- Prior art keywords
- mute
- signal
- control circuit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、ミュート制御技術に関し１例え【ｆデジタ
ル・オーディオ再生装置におけるミュート制御回路に利
用して有効な技術に関するものである。
ル・オーディオ再生装置におけるミュート制御回路に利
用して有効な技術に関するものである。
［背景波！］
第５図は、デジタル・オーディオ再生装置の一例を示す
。
。
同図に示すデジタル・オーディオ再生装置では、ＤＡＤ
デツキ（デジタル・オーディオ・ディスク・デツキ）１
から読出されて出力される直列デジタル・オーディオ信
号ＳＤをシリアル／パラレル変換部２にて並列デジタル
ブーデイオ信号ＰＤに変換した後、この並列デジタル・
オーディオ信号ＰＤをラッチ回路３を介してＤ／Ａ変換
器（デジタル／アナログ変換器）４に与える。そして、
このＤ／Ａ変換器４にてアナログ変換されたデジタル・
オーディオ信号ＡＳがオーディオパワーアンプ５を経て
スピーカー６に与えられ、そこで音響変換される。
デツキ（デジタル・オーディオ・ディスク・デツキ）１
から読出されて出力される直列デジタル・オーディオ信
号ＳＤをシリアル／パラレル変換部２にて並列デジタル
ブーデイオ信号ＰＤに変換した後、この並列デジタル・
オーディオ信号ＰＤをラッチ回路３を介してＤ／Ａ変換
器（デジタル／アナログ変換器）４に与える。そして、
このＤ／Ａ変換器４にてアナログ変換されたデジタル・
オーディオ信号ＡＳがオーディオパワーアンプ５を経て
スピーカー６に与えられ、そこで音響変換される。
ところで、この種のオーディオ再生袋はでは、デジタル
信号ＳＤ中に含まれるエラー率ＥＲが一定以上に高くな
ったとき、再生出力を禁止して再生音中に耳ざわりな雑
音が入りこむのを防止する必要がある。このため、第５
図に示した装置では、上記シリアル／パラレル変換部２
にエラー検出およびエラー訂正の機能を設けるとともに
、検出されたエラー率が一定以上になったときに動作す
るミュート信号発生回路７を設けている。
信号ＳＤ中に含まれるエラー率ＥＲが一定以上に高くな
ったとき、再生出力を禁止して再生音中に耳ざわりな雑
音が入りこむのを防止する必要がある。このため、第５
図に示した装置では、上記シリアル／パラレル変換部２
にエラー検出およびエラー訂正の機能を設けるとともに
、検出されたエラー率が一定以上になったときに動作す
るミュート信号発生回路７を設けている。
このミュート信号発生回路７は、エラー率ＥＲが一定以
上になるとミュート信号ＭＵを発生する。
上になるとミュート信号ＭＵを発生する。
このミュート信号ＭＵは、例えば上記ラッチ回路３の動
作を禁止させるか、あるいはそのラッチ回路３のラッチ
内容をオールゼロにクリアすることなどによって、オー
ディオ再生出力を禁止させる。
作を禁止させるか、あるいはそのラッチ回路３のラッチ
内容をオールゼロにクリアすることなどによって、オー
ディオ再生出力を禁止させる。
これにより、エラー率が高いときにオーディオ再生出力
を自動的に禁止して再生音中に耳ぎわすな雑音が入り込
むのを防止することができる。
を自動的に禁止して再生音中に耳ぎわすな雑音が入り込
むのを防止することができる。
第６図は、上述したミュート動作をタイミングチャート
によって例示する。
によって例示する。
同図において、エラー率ＥＲが１（ゼロ）になっている
サンプル区間ＴＩ、Ｔ２では、ミュー１−イコ号ＭＵが
非能動状態でミュートがＯＦＦ （非作動）の状態とな
っている。ここで、サンプル区間Ｔ３にてエラー率ＥＲ
が高くなると１次のサンプル区間Ｔ４の開始と同時にミ
ュート信号ＭＵが能動化されてミュートがＯＮ （作動
）の状態となる。これにより、オーディオ再生出力が禁
止されて再生音中にエラー雑音が入り込むことが阻止さ
れるようになる。この後、サンプル区間Ｔ７に至ってエ
ラー率ＥＲが大幅に低下すると、ミュート信号ＭＵが再
び能動化されてミュートＯＦＦの状態に復帰する。
サンプル区間ＴＩ、Ｔ２では、ミュー１−イコ号ＭＵが
非能動状態でミュートがＯＦＦ （非作動）の状態とな
っている。ここで、サンプル区間Ｔ３にてエラー率ＥＲ
が高くなると１次のサンプル区間Ｔ４の開始と同時にミ
ュート信号ＭＵが能動化されてミュートがＯＮ （作動
）の状態となる。これにより、オーディオ再生出力が禁
止されて再生音中にエラー雑音が入り込むことが阻止さ
れるようになる。この後、サンプル区間Ｔ７に至ってエ
ラー率ＥＲが大幅に低下すると、ミュート信号ＭＵが再
び能動化されてミュートＯＦＦの状態に復帰する。
しかしながら係る技術にあっては１例えば第６図に示す
ように、サンプル区間Ｔ７において一旦エラー率ＥＲが
下がっても、すぐ次のサンプル区間Ｔ８にて突発的なミ
ュートＯＦＦ状態が生じ。
ように、サンプル区間Ｔ７において一旦エラー率ＥＲが
下がっても、すぐ次のサンプル区間Ｔ８にて突発的なミ
ュートＯＦＦ状態が生じ。
これにより再生音中にクリック音が入ってしまうことが
あるという問題点を有することが本発明者によって明ら
かとされた。（ディジ、タル・オーデオ信号に関するミ
ュート技術については１例え番ｆ１９８３年３月付（株
）日立製作所発行 ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣ
ＵＩＴＳ ＤＡＴＡＢＯＯＫ Ｆｏｒ Ａｕｄｉ
ｏ Ａｐｐｌｉｃａｔ １ｏｎｓ 第２９８頁ない
し３ｏｔ頁参照）［発明の目的］ この発明の目的は、デジタル信号中のエラー率の低下が
一時的なものであるか否かを判別し、その低下が一時的
なものであればミュート動作の解除を自動的に保留させ
るようにし、これ番こよりミュート動作が突発的に解除
されることにより生じるクリック音を防止することがで
きるよう番こシたミュート制御技術を提供するものであ
る。
あるという問題点を有することが本発明者によって明ら
かとされた。（ディジ、タル・オーデオ信号に関するミ
ュート技術については１例え番ｆ１９８３年３月付（株
）日立製作所発行 ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣ
ＵＩＴＳ ＤＡＴＡＢＯＯＫ Ｆｏｒ Ａｕｄｉ
ｏ Ａｐｐｌｉｃａｔ １ｏｎｓ 第２９８頁ない
し３ｏｔ頁参照）［発明の目的］ この発明の目的は、デジタル信号中のエラー率の低下が
一時的なものであるか否かを判別し、その低下が一時的
なものであればミュート動作の解除を自動的に保留させ
るようにし、これ番こよりミュート動作が突発的に解除
されることにより生じるクリック音を防止することがで
きるよう番こシたミュート制御技術を提供するものであ
る。
この発明の前記ならびにそのほかの目的と新規なに特徴
については、本明ａ書の記述および添附図面から明らか
になるであろう。
については、本明ａ書の記述および添附図面から明らか
になるであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、所定サンプル区間ごとに検出されるエラー率
に基づいて発生されるミュート信号が能動状態から非能
動状態に変わるのを少なくとも上記サンプル区間の間だ
け遅らせる遅延手段を設けることにより、デジタル信号
中のエラー率の低下が一時的なものであるか否かを判別
し、その低下が一時的なものであればミュート動作の解
除を自動的に保留させるようにし、これによりミュート
動作が突発的に解除されることにより生じるクリック音
を防止することができるようにする、という目的を達成
するものである。
に基づいて発生されるミュート信号が能動状態から非能
動状態に変わるのを少なくとも上記サンプル区間の間だ
け遅らせる遅延手段を設けることにより、デジタル信号
中のエラー率の低下が一時的なものであるか否かを判別
し、その低下が一時的なものであればミュート動作の解
除を自動的に保留させるようにし、これによりミュート
動作が突発的に解除されることにより生じるクリック音
を防止することができるようにする、という目的を達成
するものである。
［実施例コ
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
なお、゛図面において同一符号は同一あるいは相当部分
を示す。
を示す。
第１図は、この発明の一実施例によるミュート制御回路
の使用状態を示す。
の使用状態を示す。
同図に示すミュート制御回路１０はデジタル・オーディ
オ再生装置に組込まれて使用される。
オ再生装置に組込まれて使用される。
デジタル・オーディオ再生装置は、前述したように、Ｄ
ＡＤデツキ１から読出されて出力される直列デジタル・
オーディオ信号ＳＤをシリアル／パラレル変換部２にて
並列デジタル・オーディオ信号ＰＤに変換した後、この
並列デジタル・オーディオ信号ＰＤをラッチ回路３を介
してＤ／Ａ変換器４に与える。このＤ／Ａ変換器４にて
アナログ変換されたオーディオ信号ＡＳは、オーディオ
パワーアンプ５を経てスピーカー６に与えられ。
ＡＤデツキ１から読出されて出力される直列デジタル・
オーディオ信号ＳＤをシリアル／パラレル変換部２にて
並列デジタル・オーディオ信号ＰＤに変換した後、この
並列デジタル・オーディオ信号ＰＤをラッチ回路３を介
してＤ／Ａ変換器４に与える。このＤ／Ａ変換器４にて
アナログ変換されたオーディオ信号ＡＳは、オーディオ
パワーアンプ５を経てスピーカー６に与えられ。
そこで音響変換されるようになっている。
さらに、上記オーディオ再生装置では、デジタル信号Ｓ
Ｄ中に含まれるエラー率ＥＲが一定以上に高くなったと
き、再生出力を禁止して再生音中に耳ぎわすな雑音が入
りこむりを防止するために。
Ｄ中に含まれるエラー率ＥＲが一定以上に高くなったと
き、再生出力を禁止して再生音中に耳ぎわすな雑音が入
りこむりを防止するために。
上記シリアル／パラレル変換部２にエラー検出およびエ
ラー訂正の機能を設けるとともに、検出されたエラー率
ＥＲが一定以上になったときにミュート信号ＭＵ＆発生
するミュート信号発生回路７を設けている。そして、こ
のミュート信号ＭＵに基づいて、エラー率が高いときに
オーディオ再生出力を自動的に禁止して再生音中に耳ざ
わりな雑音が入り込むのを阻止するようにしている。こ
の場合、上記ミュート信号ＭＵは、後述するミュート制
御回路１０へ送られる。
ラー訂正の機能を設けるとともに、検出されたエラー率
ＥＲが一定以上になったときにミュート信号ＭＵ＆発生
するミュート信号発生回路７を設けている。そして、こ
のミュート信号ＭＵに基づいて、エラー率が高いときに
オーディオ再生出力を自動的に禁止して再生音中に耳ざ
わりな雑音が入り込むのを阻止するようにしている。こ
の場合、上記ミュート信号ＭＵは、後述するミュート制
御回路１０へ送られる。
ミュート制御回路１０は、ラッチ回路８と論理回路（Ｏ
Ｒゲート）９によって梼成される。ラッチ回路８は、デ
ータ入力端子Ｄ、ラッチ出力端子Ｑおよびクロック端子
ＣＰを有し、エラー率ＥＲを検出するた″めの各サンプ
ル区間（Ｔｌ〜Ｔ９）ごとに発せられるエラー率検出サ
ンプリングクロックφＳに同期して動作し、上記ミュー
ト信号ＭＵの変化（立ち上がり）によって歩進される。
Ｒゲート）９によって梼成される。ラッチ回路８は、デ
ータ入力端子Ｄ、ラッチ出力端子Ｑおよびクロック端子
ＣＰを有し、エラー率ＥＲを検出するた″めの各サンプ
ル区間（Ｔｌ〜Ｔ９）ごとに発せられるエラー率検出サ
ンプリングクロックφＳに同期して動作し、上記ミュー
ト信号ＭＵの変化（立ち上がり）によって歩進される。
論理回路９は、上記ミュート信号ＭＵと上記ラッチ回路
８のラッチ出力ＭＤの論理和（ＭＵ＋ＭＤ）を出力する
。そして、この論理和（ＭＵ＋ＭＤ）がオーディオ再生
出力動作を制御する実際のミュート信号ＭＸとして使用
されるようになっている。
８のラッチ出力ＭＤの論理和（ＭＵ＋ＭＤ）を出力する
。そして、この論理和（ＭＵ＋ＭＤ）がオーディオ再生
出力動作を制御する実際のミュート信号ＭＸとして使用
されるようになっている。
すなおち、そのミュート信号ＭＸの能動状態によって１
例えば上記ラッチ回路３の動作を禁止させるか、あるい
はそのラッチ回路３のラッチ内容をオールゼロにクリア
することなどによって、オーディオ再生出力を禁止させ
るようになっている。
例えば上記ラッチ回路３の動作を禁止させるか、あるい
はそのラッチ回路３のラッチ内容をオールゼロにクリア
することなどによって、オーディオ再生出力を禁止させ
るようになっている。
第２図は、上述したミュート制御回路１０の動作の一例
をタイミングチャートによって示す。
をタイミングチャートによって示す。
同図に示すように、上記ミュート制御回路１０は、所定
サンプル区間（Ｔｌ〜Ｔ９）ごとに検出されるエラー″
ＩＥＲに基づいて発生されるミュート信号が能動状態か
ら非能動状態に変わるのを、少なくとも上記サンプル区
間の間だけ遅らせる一種の方向性遅延手段（オフ遅延型
タイマー）として動作する。これにより、上記ミュート
信号ＭＵが能動状態から非能動状態に変化したときに、
ギの非能動状態が一時的なものであるか否かを判別する
。そして、その非能動状態が例えばサンプル区間Ｔ８の
ように一時的なものであれば、能動状態をそのまま持続
してミュートＯＮ状態を維持する。また、その非能動状
態が一時的なものでなく少なくとも２サンプル区間以上
連続するようなものであったならば、そこで初めてミュ
ートＯＦＦ状態に復帰させる。これにより、ミュート動
作が突発的に解除されることにより生じるクリック音を
防止することができるようになる。
サンプル区間（Ｔｌ〜Ｔ９）ごとに検出されるエラー″
ＩＥＲに基づいて発生されるミュート信号が能動状態か
ら非能動状態に変わるのを、少なくとも上記サンプル区
間の間だけ遅らせる一種の方向性遅延手段（オフ遅延型
タイマー）として動作する。これにより、上記ミュート
信号ＭＵが能動状態から非能動状態に変化したときに、
ギの非能動状態が一時的なものであるか否かを判別する
。そして、その非能動状態が例えばサンプル区間Ｔ８の
ように一時的なものであれば、能動状態をそのまま持続
してミュートＯＮ状態を維持する。また、その非能動状
態が一時的なものでなく少なくとも２サンプル区間以上
連続するようなものであったならば、そこで初めてミュ
ートＯＦＦ状態に復帰させる。これにより、ミュート動
作が突発的に解除されることにより生じるクリック音を
防止することができるようになる。
第３図は、この発明によるミュート制御回路１０の別の
実施例を示す。
実施例を示す。
また、第４図は第３図に示したミュート制御回路ｌＯの
動作の一例をタイミングチャートによって示す。
動作の一例をタイミングチャートによって示す。
同図に示す実施例では、エラー率ＥＨに応じて発せられ
る上記ミュート信号ＭＵを２つのラッチ回路８１．８２
によって２段回に分周している。
る上記ミュート信号ＭＵを２つのラッチ回路８１．８２
によって２段回に分周している。
そして、各分局段のラッチ出力ＭＤＩ、ＭＤ２と上記ミ
ュート信号ＭＵの総論連相（ＭＵ＋ＭＤ１＋ＭＤ２）が
、出力動作を制御する実際のミュート信号ＭＸとして使
用されるようになっている。
ュート信号ＭＵの総論連相（ＭＵ＋ＭＤ１＋ＭＤ２）が
、出力動作を制御する実際のミュート信号ＭＸとして使
用されるようになっている。
この実施例では、エラー率ＥＲＪこ応じて発せられる上
記ミュート信号ＭＵ２の非能動状態が３サンプリング区
間以上連続しなければ、ミュートＯＦＦ状態への復帰が
行なわれないようになっている。これにより、ミュート
動作が突発的に解除されることにより生じるクリック音
をさらに確実に防止することができる。
記ミュート信号ＭＵ２の非能動状態が３サンプリング区
間以上連続しなければ、ミュートＯＦＦ状態への復帰が
行なわれないようになっている。これにより、ミュート
動作が突発的に解除されることにより生じるクリック音
をさらに確実に防止することができる。
［効果］
（１）所定サンプリング区間ごとに検出されるエラー率
に基づいて発生されるミュート信号が能動状態から非能
動状態に変わるのを、少なくとも上記サンプル区間の間
だけ遅らせる遅延手段を設け、デジタル信号中のエラー
率の低下が一時的なものであるか否かを利別して、その
低下が一時的なものであればミュート動作の解除を自動
的に保留させるようにしたので、エラー率が一時的に低
下してもミュート動作が解除されないようになるという
作用により、ミュート動作が突発的に解除されることに
より生じるクリック音を防止することができる、という
効果が得られる。
に基づいて発生されるミュート信号が能動状態から非能
動状態に変わるのを、少なくとも上記サンプル区間の間
だけ遅らせる遅延手段を設け、デジタル信号中のエラー
率の低下が一時的なものであるか否かを利別して、その
低下が一時的なものであればミュート動作の解除を自動
的に保留させるようにしたので、エラー率が一時的に低
下してもミュート動作が解除されないようになるという
作用により、ミュート動作が突発的に解除されることに
より生じるクリック音を防止することができる、という
効果が得られる。
以上本発明者によってなされた発明を実施例に褪づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない６例えば上記ミュート信号
ＭＸによる再生出力の禁止は、アナログ変換された後の
信号に対して行なうようにしてもよい、また、上記ラッ
チ回路８．８１．８２の代わりに１例えば上記ミュー１
〜信号ＭｔＪが能動から非能動に切換ねる際に１〜リガ
ーされるモノマルチバイブレータを用いることもできる
。
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない６例えば上記ミュート信号
ＭＸによる再生出力の禁止は、アナログ変換された後の
信号に対して行なうようにしてもよい、また、上記ラッ
チ回路８．８１．８２の代わりに１例えば上記ミュー１
〜信号ＭｔＪが能動から非能動に切換ねる際に１〜リガ
ーされるモノマルチバイブレータを用いることもできる
。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤＡＤデツキ用のデ
ジタル・オーディオ再生装置技術に適用した場合につい
て説明したが、それに限定されるものでなく１例えばＰ
ＣＭ音声通信における復調技術などにも適用できる。
をその背景となった利用分野であるＤＡＤデツキ用のデ
ジタル・オーディオ再生装置技術に適用した場合につい
て説明したが、それに限定されるものでなく１例えばＰ
ＣＭ音声通信における復調技術などにも適用できる。
第１図は、この発明によるミュート制御回路の一実施例
をその適用例とともに示す回路図、第２図は、第１図に
示した回路の動作例を示すタイミングチャート、 第３図は、この発明によるミュート制御回路の別の実施
例をその適用例とともに示す回路図、第４図は、第３図
に示した回路の動作例を示すタイミングチャート。 第５図は、従来のミュート回路が組込まれたデジタル・
オーディオ再生装置の一例を示す回路図。 第６図は、第４図に示したミュート回路の動作例を示す
タイミングチャートである。 １・・・・ＤＡＤデツキ（デジタル・オーディオ・ディ
スク・デツキ）、２・・・・エラー検出の機能を持つシ
リアル／パラレル変換部、３・・・・ラッチ回路、４・
・・・オーディオパワーアンプ、５・・・・Ｄ／Ａ変換
器、６・・・・・スピーカー、７・・・・ミュート信号
発生回路、８，８１．８２・・・・ラッチ回路、９・・
・・論理回路（ＯＲゲート）、ｌＯ・・・・ミュート制
御回路、ＭＵ・・・・エラー率に基づいて発生されるミ
ュート信号、ＭＸ・・・・出力を禁止する実際のミュー
ト信号、Ｔｌ−Ｔ９・・・・エラー率検出サンプル区間
。 第 １ 図 第 ２ 図 第 ３ 図 第 ５ 図 第 ６ 図
をその適用例とともに示す回路図、第２図は、第１図に
示した回路の動作例を示すタイミングチャート、 第３図は、この発明によるミュート制御回路の別の実施
例をその適用例とともに示す回路図、第４図は、第３図
に示した回路の動作例を示すタイミングチャート。 第５図は、従来のミュート回路が組込まれたデジタル・
オーディオ再生装置の一例を示す回路図。 第６図は、第４図に示したミュート回路の動作例を示す
タイミングチャートである。 １・・・・ＤＡＤデツキ（デジタル・オーディオ・ディ
スク・デツキ）、２・・・・エラー検出の機能を持つシ
リアル／パラレル変換部、３・・・・ラッチ回路、４・
・・・オーディオパワーアンプ、５・・・・Ｄ／Ａ変換
器、６・・・・・スピーカー、７・・・・ミュート信号
発生回路、８，８１．８２・・・・ラッチ回路、９・・
・・論理回路（ＯＲゲート）、ｌＯ・・・・ミュート制
御回路、ＭＵ・・・・エラー率に基づいて発生されるミ
ュート信号、ＭＸ・・・・出力を禁止する実際のミュー
ト信号、Ｔｌ−Ｔ９・・・・エラー率検出サンプル区間
。 第 １ 図 第 ２ 図 第 ３ 図 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、デジタル信号中から所定のサンプル区間ごとに検出
されるエラー率に基づいてデジタル・オーディオ再生装
置の出力を禁止するミュート制御回路であって、上記エ
ラー率が一定以上に高くなったときに発せられるミュー
ト信号を、少なくとも１サンプル区間分だけ遅延させ、
この遅延させられたミュート信号によって上記デジタル
・オーディオ再生装置の出力を禁止させるようにしたこ
とを特徴とするミュート制御回路。 ２、上記ミュート信号を遅延させる手段として、上記ミ
ュート信号によって歩進されるラッチ回路と、このラッ
チ回路の歩進出力と上記ミュート信号との論理和をとる
論理回路とを設けたことを特徴とする特許請求の範囲第
１項記載のミュート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17494984A JPS6154075A (ja) | 1984-08-24 | 1984-08-24 | ミユ−ト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17494984A JPS6154075A (ja) | 1984-08-24 | 1984-08-24 | ミユ−ト制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154075A true JPS6154075A (ja) | 1986-03-18 |
Family
ID=15987547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17494984A Pending JPS6154075A (ja) | 1984-08-24 | 1984-08-24 | ミユ−ト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154075A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122946U (ja) * | 1987-01-29 | 1988-08-10 | ||
| JPH03196196A (ja) * | 1989-12-26 | 1991-08-27 | Yamaha Corp | 電子楽器のミュート回路 |
-
1984
- 1984-08-24 JP JP17494984A patent/JPS6154075A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122946U (ja) * | 1987-01-29 | 1988-08-10 | ||
| JPH03196196A (ja) * | 1989-12-26 | 1991-08-27 | Yamaha Corp | 電子楽器のミュート回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937576A (en) | Dither circuit responsive to zero input signal level | |
| US20070005160A1 (en) | Automute detection in digital audio amplifiers | |
| US5241604A (en) | Sound effect apparatus | |
| JPH05102770A (ja) | オーデイオ装置における信号処理回路 | |
| JPS6154075A (ja) | ミユ−ト制御回路 | |
| JP2001036999A (ja) | 音声信号処理装置及び方法 | |
| JP2594328B2 (ja) | アッテネーション装置 | |
| TWI244640B (en) | Audio and video recording and reproduction apparatus | |
| EP1308050A2 (en) | System and method for enabling audio speed conversion | |
| JPH04150617A (ja) | Ｄ／ａ変換装置 | |
| EP0630108B1 (en) | A method of expanding the frequency range of a digital audio signal | |
| JP3330805B2 (ja) | デジタル低域増強回路 | |
| JPH02141135A (ja) | Ｐｃｍデコーダのミューティング装置 | |
| JPH0556309A (ja) | 雑音低減回路 | |
| JP3428149B2 (ja) | デジタル信号処理装置 | |
| JP2003526973A (ja) | アナログ信号をディジタル信号に変換する方法 | |
| JP2000222828A (ja) | デジタルミュート回路 | |
| JP2001092476A (ja) | 音響再生装置 | |
| JPS6314513Y2 (ja) | ||
| JPH11154378A (ja) | 音声信号処理装置 | |
| KR100264328B1 (ko) | 디지털 오디오의 페이드 아우트/인 조정장치 및 방법 | |
| JPH0621084Y2 (ja) | ディジタルオーディオ記録媒体再生装置 | |
| JPH07236101A (ja) | 音声信号処理手段 | |
| JPS60206307A (ja) | 電子回路 | |
| JPH08288773A (ja) | バスブースト機能付き音声信号再生装置および再生装置のノイズ低減方法 |