JPS6153694A - 最適化されたキヤパシタンスを有するデイスプレイと部分アセンブリ - Google Patents
最適化されたキヤパシタンスを有するデイスプレイと部分アセンブリInfo
- Publication number
- JPS6153694A JPS6153694A JP60174964A JP17496485A JPS6153694A JP S6153694 A JPS6153694 A JP S6153694A JP 60174964 A JP60174964 A JP 60174964A JP 17496485 A JP17496485 A JP 17496485A JP S6153694 A JPS6153694 A JP S6153694A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitance
- pixel
- subassembly
- segmented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Circuit For Audible Band Transducer (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一般的に光作用式ディスプレイおよび部分アセ
ンブリに係る。
ンブリに係る。
光作用式ディスプレイが効果的に用いられる用途は多数
おる。例えば、ちょっと挙げただけでもデジタル腕時計
、デジタル時計、計算器、携帯型テレビ受信機、その他
各槙形式のボ′−タプルグー １ム
機など国光作用式ディスプレイの用途がある。
おる。例えば、ちょっと挙げただけでもデジタル腕時計
、デジタル時計、計算器、携帯型テレビ受信機、その他
各槙形式のボ′−タプルグー １ム
機など国光作用式ディスプレイの用途がある。
光作用力ディスプレイは多くの形状に形成することがで
きる。「光作用側材」という用語は、光を発する材料ま
たはその材料から反別される、らるい（′ユその材料（
ｉ−通過して云えられる光の輝薦、位相、憾江を逍択的
に変えるために使用できる相料を意味するものである。
きる。「光作用側材」という用語は、光を発する材料ま
たはその材料から反別される、らるい（′ユその材料（
ｉ−通過して云えられる光の輝薦、位相、憾江を逍択的
に変えるために使用できる相料を意味するものである。
これらの特性を有する唯一の材料が液晶である。一般に
各画素には個々にアドレスできる１対の電極が倉まれて
いる。周知のように、電位の両端に′電圧を印加した場
合、光作用拐科の光字的−１！ｊ性がりｌ化して、使用
側材ｌたは所尉のディスプレイ操作モードにより明暗何
れかのディスプレイを提供できる。
各画素には個々にアドレスできる１対の電極が倉まれて
いる。周知のように、電位の両端に′電圧を印加した場
合、光作用拐科の光字的−１！ｊ性がりｌ化して、使用
側材ｌたは所尉のディスプレイ操作モードにより明暗何
れかのディスプレイを提供できる。
重要性の高まりつつろる型の光作用式ディスプレイマト
リックスには行と列に配列された多数の画素素子が８″
まれる。マトリックス７１／−の画素、双が多いことか
ら、各１１１１１素にヌｊするＯＬ［返結醜が他の罪１
素と共通ラインとなる。このＭ謂多重力式にオイては、
各１ｌｌｉｉ素が２本のアドレスラインのｃ（１−の交
点く配置される。画素はその２本の交差線間に１！圧電
位を印加することにより、個別にアドレスされる。この
多重方式の利用は、しきい値電圧よシ印加された電位の
方が大きい場合にのみ光学的変化を与えるという、ディ
スプレイ材料の固有の電圧しきい値特性を拠シ所とする
ものである。
リックスには行と列に配列された多数の画素素子が８″
まれる。マトリックス７１／−の画素、双が多いことか
ら、各１１１１１素にヌｊするＯＬ［返結醜が他の罪１
素と共通ラインとなる。このＭ謂多重力式にオイては、
各１ｌｌｉｉ素が２本のアドレスラインのｃ（１−の交
点く配置される。画素はその２本の交差線間に１！圧電
位を印加することにより、個別にアドレスされる。この
多重方式の利用は、しきい値電圧よシ印加された電位の
方が大きい場合にのみ光学的変化を与えるという、ディ
スプレイ材料の固有の電圧しきい値特性を拠シ所とする
ものである。
従って、画素は電位の印加されたアドレスラインの一方
に連結されているため、電圧電位の増加を受けることが
できるが、一方のライン上の電位により生じる電位の増
加は画素のしきい直電圧Ｊユ下であるため、画素が作動
されることはないつ印加された電圧電位を弁別するため
に固有の液晶ディスプレイしきい値電圧にのみ頼る液晶
ディスプレイなどのマトリックス光作用ディスプレイで
は、しきい値が１、圧の鮮明さに限度があることから、
画素数、コントラスト、および速度が制限される。画素
数が多くコントラストと速岐の計容し得る高〃ｒ像族品
を達成するためには、各１面素に補助的隔ｔＷ装置を含
ませて、共通アドレスライン上にるる曲の面木に印加さ
れた電位から適当なｗ４離を行うようにする必豊かおる
。これらのｆｆｒ謂能動マトリックス液晶ディスプレイ
は多くの種類の端子１ｆΔ離装置？：２〜３個用いて、
印加てれ九゛亀圧電換えることなく１つの画素をアドレ
スする（切）ν１える）１１已力を強化する全ての装置
を意味する。このような「隔１泡」にはいろいろな構成
のダイオード、Ｍ−Ｉ−Ｍｉｉ体など、光性用材料その
ものに提供されるものよりきらに精確な屯圧しきい値を
与えるしきい装置が富まれる。さらに精確な′［式圧し
きい咀とは、画素＠ｏｖｒからＯＮに切換えるのに必要
な直圧の分散が小さい（ΔＶが小さい）こと１３：ｆｃ
味する。その他の隔離装置の例としては、薄膜トランジ
スタなどの切換え伎匠が含まれるが、このΔマは非常に
少さいものとなυ得る。
に連結されているため、電圧電位の増加を受けることが
できるが、一方のライン上の電位により生じる電位の増
加は画素のしきい直電圧Ｊユ下であるため、画素が作動
されることはないつ印加された電圧電位を弁別するため
に固有の液晶ディスプレイしきい値電圧にのみ頼る液晶
ディスプレイなどのマトリックス光作用ディスプレイで
は、しきい値が１、圧の鮮明さに限度があることから、
画素数、コントラスト、および速度が制限される。画素
数が多くコントラストと速岐の計容し得る高〃ｒ像族品
を達成するためには、各１面素に補助的隔ｔＷ装置を含
ませて、共通アドレスライン上にるる曲の面木に印加さ
れた電位から適当なｗ４離を行うようにする必豊かおる
。これらのｆｆｒ謂能動マトリックス液晶ディスプレイ
は多くの種類の端子１ｆΔ離装置？：２〜３個用いて、
印加てれ九゛亀圧電換えることなく１つの画素をアドレ
スする（切）ν１える）１１已力を強化する全ての装置
を意味する。このような「隔１泡」にはいろいろな構成
のダイオード、Ｍ−Ｉ−Ｍｉｉ体など、光性用材料その
ものに提供されるものよりきらに精確な屯圧しきい値を
与えるしきい装置が富まれる。さらに精確な′［式圧し
きい咀とは、画素＠ｏｖｒからＯＮに切換えるのに必要
な直圧の分散が小さい（ΔＶが小さい）こと１３：ｆｃ
味する。その他の隔離装置の例としては、薄膜トランジ
スタなどの切換え伎匠が含まれるが、このΔマは非常に
少さいものとなυ得る。
ダイオードのような２端子隔離装置、およびある形状の
３端子装置の中には一方向または一つの極においてのみ
ＯＮできる単極装置と考えることのできるものもある。
３端子装置の中には一方向または一つの極においてのみ
ＯＮできる単極装置と考えることのできるものもある。
薄膜トランジスタなどの３端子装置、およびダイオード
リング、しきいスイッチ、金属−絶縁物−金属ＣルＩ
−Ｉ−Ｍ ）装置やＮ−Ｉ−Ｎ装ｒｉなどの２端子装置
は２方向または２つの極においてＯＮできる二極装置と
考えることができる。
リング、しきいスイッチ、金属−絶縁物−金属ＣルＩ
−Ｉ−Ｍ ）装置やＮ−Ｉ−Ｎ装ｒｉなどの２端子装置
は２方向または２つの極においてＯＮできる二極装置と
考えることができる。
能動マトリックス光作用ディスプレイ１４用する場合に
問題となるのが収率である。実際には、隔離装置全部、
１００％が動作して使用可能なディスプレイが獲得され
ねばならない。能動マトリックスディスプレイは多数の
処理段階を要し、その多くが憔めて祠密ｌホトリソグラ
フィーを要し得るため、広１ｌｆＬ１槓ディスプレーに
関してこのような収率を達成することは困難であろう。
問題となるのが収率である。実際には、隔離装置全部、
１００％が動作して使用可能なディスプレイが獲得され
ねばならない。能動マトリックスディスプレイは多数の
処理段階を要し、その多くが憔めて祠密ｌホトリソグラ
フィーを要し得るため、広１ｌｆＬ１槓ディスプレーに
関してこのような収率を達成することは困難であろう。
能動マ） ＩＪラックスィスプレイに用いる隔離装置１
１〔用として適当なダイオードが米国特許出願番号ｍ
５７３ ＨＯ０４弓「アモルファス珪素合金ダイオード
により動作へれる液晶ディスプレイ」、ズビーヤニブ、
ビンセント・Ｄ−カネツラ、グレゴリ−・Ｌ−ハンセル
、ルイス・Ｄ・シュワルツに開示されており、これを本
明細書中にも参照のため組み入れである。またこれは１
９８５年１月２３日、日本ｖｆ許出願第ｏ １０７０７
／８５号としても出願されている。これによるとそれま
での隔離装置を形成するのに要したより段階数を少なく
して、精％ホトリソグラフィの要なくダイオ−ｒを形成
することができる。
１〔用として適当なダイオードが米国特許出願番号ｍ
５７３ ＨＯ０４弓「アモルファス珪素合金ダイオード
により動作へれる液晶ディスプレイ」、ズビーヤニブ、
ビンセント・Ｄ−カネツラ、グレゴリ−・Ｌ−ハンセル
、ルイス・Ｄ・シュワルツに開示されており、これを本
明細書中にも参照のため組み入れである。またこれは１
９８５年１月２３日、日本ｖｆ許出願第ｏ １０７０７
／８５号としても出願されている。これによるとそれま
での隔離装置を形成するのに要したより段階数を少なく
して、精％ホトリソグラフィの要なくダイオ−ｒを形成
することができる。
これまでの光性用ディスプレイの中には個々の画素ｆ１
＜遺の動作周波数が低くなったり、電子回路が複雑化し
たり、柔軟性に欠いたシ収率が悪くなったり、所要より
絶縁が小さくなったシするものがある。隔離装置として
ダイオードを使ってもトランジスタを使っても、これま
での回路では一方の基板または平面上に画素隔離装置と
一方のアドレスラインおよび一方の電極を有し、他方の
平面に他方の′Ｉα寓とアドレスライ／を有する。実際
には、ディスプレイ材料と２つの電極が、動作周波数を
制限するコンデンサを形成している。この電子回路は所
要のものよりイＪ雑であり、また両面に回路かめること
から柔軟性も制限される。、画素隔ｍ装置の中には冗長
度が無いため、１つでも動作しない装置があると動作し
ない画素素子がディスプレイ収率を下げることになる。
＜遺の動作周波数が低くなったり、電子回路が複雑化し
たり、柔軟性に欠いたシ収率が悪くなったり、所要より
絶縁が小さくなったシするものがある。隔離装置として
ダイオードを使ってもトランジスタを使っても、これま
での回路では一方の基板または平面上に画素隔離装置と
一方のアドレスラインおよび一方の電極を有し、他方の
平面に他方の′Ｉα寓とアドレスライ／を有する。実際
には、ディスプレイ材料と２つの電極が、動作周波数を
制限するコンデンサを形成している。この電子回路は所
要のものよりイＪ雑であり、また両面に回路かめること
から柔軟性も制限される。、画素隔ｍ装置の中には冗長
度が無いため、１つでも動作しない装置があると動作し
ない画素素子がディスプレイ収率を下げることになる。
さらに、先行技術のディスプレイ画素では両面の回路を
小さくするために、−力の曲たけに１つまたは複数のど
開離装置を備えてその平面上にわる１つのＩＡＩ、憾ア
ドレスラインにのみ連結された１対の電極に限定される
のが普通でめる。
小さくするために、−力の曲たけに１つまたは複数のど
開離装置を備えてその平面上にわる１つのＩＡＩ、憾ア
ドレスラインにのみ連結された１対の電極に限定される
のが普通でめる。
使用される場合は隔離装置も含めて、アドレスされる？
１１子回路全部が各画素゛電極の組合せの一方の電極側
に配置される信造をもつ型式のデイスプレイが１９８４
年６月２９日出願の米国特許出願第０２６，１３３号「
改良された画素電極電性するディスプレイおよび部分ア
センブリ」、ズビ・ヤニプ、エール・パロン、ビンセン
ト・Ｄ―カネソラ、ダレゴリー・Ｌ・ハンセルの中に開
示されておシ、これ（てついても参考のため本明細寸で
述べる。な、 ・−、−−４Ｆ＃ｉ＃Ａｑ 舅ｆ→ｄ−一方の面で１つのｕ！ｉｉＸを少なくとも２
つの、間隔をおいて並置された電極セグメントに分割し
て、反対側の第２の面では各画素につき共通の電極を１
つもつ構造となっている。光性用材料は電極セグメント
と共通電極の間に配置される。
１１子回路全部が各画素゛電極の組合せの一方の電極側
に配置される信造をもつ型式のデイスプレイが１９８４
年６月２９日出願の米国特許出願第０２６，１３３号「
改良された画素電極電性するディスプレイおよび部分ア
センブリ」、ズビ・ヤニプ、エール・パロン、ビンセン
ト・Ｄ―カネソラ、ダレゴリー・Ｌ・ハンセルの中に開
示されておシ、これ（てついても参考のため本明細寸で
述べる。な、 ・−、−−４Ｆ＃ｉ＃Ａｑ 舅ｆ→ｄ−一方の面で１つのｕ！ｉｉＸを少なくとも２
つの、間隔をおいて並置された電極セグメントに分割し
て、反対側の第２の面では各画素につき共通の電極を１
つもつ構造となっている。光性用材料は電極セグメント
と共通電極の間に配置される。
セグメント化された電極は動作周波数を増すと共に、デ
ィスプレイの電子的複雑さを桟らすことかできる。アド
レスラインは１つまたはそれ以上の隔離装置により各セ
グメント電極に連結されて、よシ完全な画素のＶｈｍを
行うと共に、ディスプレイの製造収率を増すことができ
る。
ィスプレイの電子的複雑さを桟らすことかできる。アド
レスラインは１つまたはそれ以上の隔離装置により各セ
グメント電極に連結されて、よシ完全な画素のＶｈｍを
行うと共に、ディスプレイの製造収率を増すことができ
る。
本発明ｉｔ最適化されたキャパシタンスを有するディス
プレイと、ディスプレイに用いるブイスジレイ角部分ア
センブリを提供する。ディスプレイおよび部分アセンブ
リは、画素電極の各組合せの一方の電極側に配１６され
た、使用される場合は隔離装置も含む、全てのアドレス
用回路を有する型式のものでりる。この構造では各画素
について、一方の平面上にある１つの共通電極の反対側
の第２の面で、１つの画素電極を少なくとも２つの間隔
をおけて並置された′−電極セグメント分割したものが
含まれる。光性用材料はＭＬ＋！Ｓセグメントと共通電
極の間に配置されて第１キヤパシタンスを形成する。第
２キヤパシタンスは第１キヤパシタンスと電気的に並列
に形成される。
プレイと、ディスプレイに用いるブイスジレイ角部分ア
センブリを提供する。ディスプレイおよび部分アセンブ
リは、画素電極の各組合せの一方の電極側に配１６され
た、使用される場合は隔離装置も含む、全てのアドレス
用回路を有する型式のものでりる。この構造では各画素
について、一方の平面上にある１つの共通電極の反対側
の第２の面で、１つの画素電極を少なくとも２つの間隔
をおけて並置された′−電極セグメント分割したものが
含まれる。光性用材料はＭＬ＋！Ｓセグメントと共通電
極の間に配置されて第１キヤパシタンスを形成する。第
２キヤパシタンスは第１キヤパシタンスと電気的に並列
に形成される。
椰２キャパシタンスはセグメント化された電極から間隔
をめけて下方に形成された浮動キャパシタを含んでも良
い。キャパシタ電極は金員から形
（。
をめけて下方に形成された浮動キャパシタを含んでも良
い。キャパシタ電極は金員から形
（。
成しても透明電極としても良く、またセグメント化電極
から絶縁１鍔をはさんで配置することができ、画素キャ
パシタンスを最適化するべく選択される。
から絶縁１鍔をはさんで配置することができ、画素キャ
パシタンスを最適化するべく選択される。
セグメント化した電極を利用することにより従来の構造
よりディスプレイ画素のキャパシタンスが低くなると共
に、ディスプレイの電子的ａ雑さを減少させる。本発明
はキャパシタンスをこの低下値から′電子回路に最適の
ｉｒａ、まで増加させる。アドレスラインは１つまたは
それ以上の隔離装置により各セグメント化電極に連結さ
れて、よシ完全な画素の隔離を提供すると共に１デイス
プレイの製造収率を向上させる。
よりディスプレイ画素のキャパシタンスが低くなると共
に、ディスプレイの電子的ａ雑さを減少させる。本発明
はキャパシタンスをこの低下値から′電子回路に最適の
ｉｒａ、まで増加させる。アドレスラインは１つまたは
それ以上の隔離装置により各セグメント化電極に連結さ
れて、よシ完全な画素の隔離を提供すると共に１デイス
プレイの製造収率を向上させる。
本発明は少なくとも１つの画素素子を言むディスプレイ
を提供する。画素素子は少なくとも１対の間藺をあけて
配置び：された′成・誕セグメントをよむセグメント化
でれた′−極と、該セグメント化′電極から間隔をあけ
て実質的にこれに対して平行関係に配置された共通電極
と、セグメント化電極と共通’ＩＬ／、 ４＋との間に
あって８ｇｔキャパシタンスを形成する光性用材料と、
第１キヤノソシタンスと平行の第２キヤノぞシタンスと
によって形成される。第２キヤパシタンスは絶縁層によ
ってセグメント化電極から隔てられた導電キャパシタか
ら形成しても良い。少なくとも１つの隔離装置が電極セ
グメントに連結され、また望ましくは１対の隔離装置を
電極セグメントに連結するのが良い、 ＋、＊…睦蕗は
デポジットされた半一、′１体材料から形成されたダイ
オードで良い。
を提供する。画素素子は少なくとも１対の間藺をあけて
配置び：された′成・誕セグメントをよむセグメント化
でれた′−極と、該セグメント化′電極から間隔をあけ
て実質的にこれに対して平行関係に配置された共通電極
と、セグメント化電極と共通’ＩＬ／、 ４＋との間に
あって８ｇｔキャパシタンスを形成する光性用材料と、
第１キヤノソシタンスと平行の第２キヤノぞシタンスと
によって形成される。第２キヤパシタンスは絶縁層によ
ってセグメント化電極から隔てられた導電キャパシタか
ら形成しても良い。少なくとも１つの隔離装置が電極セ
グメントに連結され、また望ましくは１対の隔離装置を
電極セグメントに連結するのが良い、 ＋、＊…睦蕗は
デポジットされた半一、′１体材料から形成されたダイ
オードで良い。
本発明はさらにディスプレイ部分アセンブリも提供する
が、この時のアセンブリは少なくとも１つの１ｌＩＩｉ
素素子を含むものでおる。部分アセンブリは基板と、該
、＋６版上に形成された少なくとも１対の間隔をあけて
配置された電極セグメントを含むセグメント化′−へ憾
と、電極セグメントの咎々に連結された少なくとも１本
のアドレスラインと、最終的ディスプレイ画素と並列に
キャパシタンスを加えるためのキャパシタンス手段とを
含む。キャパシタンス手段は杷縁層によりセグメント比
１ＫＬ極から隔てられたキャパシタ電極を富むことがで
きる。部分アセンブリはまた、一方または両方のライン
を電極セグメントに連結し、同一の平面または基板上く
形成される隔離装置を含むことができる。
が、この時のアセンブリは少なくとも１つの１ｌＩＩｉ
素素子を含むものでおる。部分アセンブリは基板と、該
、＋６版上に形成された少なくとも１対の間隔をあけて
配置された電極セグメントを含むセグメント化′−へ憾
と、電極セグメントの咎々に連結された少なくとも１本
のアドレスラインと、最終的ディスプレイ画素と並列に
キャパシタンスを加えるためのキャパシタンス手段とを
含む。キャパシタンス手段は杷縁層によりセグメント比
１ＫＬ極から隔てられたキャパシタ電極を富むことがで
きる。部分アセンブリはまた、一方または両方のライン
を電極セグメントに連結し、同一の平面または基板上く
形成される隔離装置を含むことができる。
ディスプレイ部分アセンブリは次に、少なくともセグメ
ント化′心極と共通電極との間に光性用ディスプレイ制
料を設けられて完成ディスプレイを形成することができ
る。
ント化′心極と共通電極との間に光性用ディスプレイ制
料を設けられて完成ディスプレイを形成することができ
る。
ここでｌ１図を参照すると、改良された光性用ディスプ
レイ画素ｌＯ全体の略図が示されている。
レイ画素ｌＯ全体の略図が示されている。
この画素ｌＯは先に引用した米国特許出ｖ１１ｍ５７３
．００４号に全て開示されているものである。
．００４号に全て開示されているものである。
ｌ［ｉｉＩ素１素上０１Ｘア１２レスライン１２を「み
、これが画素ｒ介してＹアドレスライン１４に連結され
ている。アドレスライン１２は一般的に一方の而または
基板（図示せず）上に形成されて、４１？１ＨＤ１６に
連結される。Ｙアドレスライン１４ｆｉ一般的に第２の
而ｉたは基板（図示せず）上に形成されて、第２ ′１
１Ｌ％ ｌ ８に連結される。液晶などの光性用式ディ
スプレイ材料２０が’＋［７１６と１８０間に配置され
て、これが効果としてキャパシタを形成する。ここでも
、先に述べたのと同様「光性用材料」という用語は光を
発したり、材料から反射される。あるいはここを通過し
て送られる光の輝朋、位相、慣性などを選択的に変化さ
せるのに使用できる材料を意味するものであるｔｇ。
、これが画素ｒ介してＹアドレスライン１４に連結され
ている。アドレスライン１２は一般的に一方の而または
基板（図示せず）上に形成されて、４１？１ＨＤ１６に
連結される。Ｙアドレスライン１４ｆｉ一般的に第２の
而ｉたは基板（図示せず）上に形成されて、第２ ′１
１Ｌ％ ｌ ８に連結される。液晶などの光性用式ディ
スプレイ材料２０が’＋［７１６と１８０間に配置され
て、これが効果としてキャパシタを形成する。ここでも
、先に述べたのと同様「光性用材料」という用語は光を
発したり、材料から反射される。あるいはここを通過し
て送られる光の輝朋、位相、慣性などを選択的に変化さ
せるのに使用できる材料を意味するものであるｔｇ。
高材料がこのような特性をもつ材料の１つである。
Ｙアドレスライン１４は標準的にトランジスタ（図示せ
ず）などの少なくとも１つの二極隔離装ｕｔ、または単
極隔離装置２２．２４をきんでいる。
ず）などの少なくとも１つの二極隔離装ｕｔ、または単
極隔離装置２２．２４をきんでいる。
鋭ｌＩＳ、２２，２４は各々、それぞれのアドレスライ
ン２６．２８を有している。ｈＯ単にするため装置２２
．２４はダイオードとして図示されているが、
（何れかの型式の単極隔離装置でも艮
い。ここでも上述と同じく「隔離装置」という用語は共
通アドレスライン上におる他の画素を切換えずに１つの
画素をアドレスする（切換える）能力を強める竺ての装
＋？Ｊ、を意しｋするものでシ）る。
ン２６．２８を有している。ｈＯ単にするため装置２２
．２４はダイオードとして図示されているが、
（何れかの型式の単極隔離装置でも艮
い。ここでも上述と同じく「隔離装置」という用語は共
通アドレスライン上におる他の画素を切換えずに１つの
画素をアドレスする（切換える）能力を強める竺ての装
＋？Ｊ、を意しｋするものでシ）る。
ネマチック液晶ディスプレイ材料の有効寿命は印加され
る電圧電位を父（ｆディスプレイフレーム中などに、周
期的に反伝させることによって延びることが矧ら７して
いる。例えば画素１０で、１つのフレームまたは時間中
にライン２６に正の電位を与え、ライン１２に負の電位
を与えてダイオード２２を１一方向バイアスし、一方の
電極のキャノぐシタに有効に荷電することで達成される
。次の時１ｋｌｊまたはフレームにライ／１２に正の電
位を、ライン２８に負の゛電位を与えてダイオード２４
を順方向バイアスする。このＩＥ（序を繰返すことによ
り、キャパシタ、ひいてはイ夜晶ディスプレイ拐科にか
かる電位に父査フレーム中に逆転させる。切換え速題ま
たは周波族は、キャパシタに荷電するのＫかかる時間に
より制限される。
る電圧電位を父（ｆディスプレイフレーム中などに、周
期的に反伝させることによって延びることが矧ら７して
いる。例えば画素１０で、１つのフレームまたは時間中
にライン２６に正の電位を与え、ライン１２に負の電位
を与えてダイオード２２を１一方向バイアスし、一方の
電極のキャノぐシタに有効に荷電することで達成される
。次の時１ｋｌｊまたはフレームにライ／１２に正の電
位を、ライン２８に負の゛電位を与えてダイオード２４
を順方向バイアスする。このＩＥ（序を繰返すことによ
り、キャパシタ、ひいてはイ夜晶ディスプレイ拐科にか
かる電位に父査フレーム中に逆転させる。切換え速題ま
たは周波族は、キャパシタに荷電するのＫかかる時間に
より制限される。
画素１０では電子回路を両面に形成することが必要であ
ｐ、このことがら液晶ディスプレイ材料の相対する側に
画面を結ぶコネクタが必要となる。
ｐ、このことがら液晶ディスプレイ材料の相対する側に
画面を結ぶコネクタが必要となる。
動作層ｔＬ叔はｌ［！ｌｌ素Ｉニ極と液晶ディスプレイ
材料により形成されるキャパシタにより制限される。画
素に対する十分な隔離はＸアドレスライン１２に隔離装
ｒｔを付し、第２曲の回路を複り（ａ化することによっ
てのみ達成できる。また隔離襄＋＋ｆｆｉ ２２ ＊２
４には冗長度が与えられていないため、もしどちらか１
つに欠陥かめれば１ｋＩｌ累１０、ひいてはディスプレ
イ七のものが欠陥品ということになる。
材料により形成されるキャパシタにより制限される。画
素に対する十分な隔離はＸアドレスライン１２に隔離装
ｒｔを付し、第２曲の回路を複り（ａ化することによっ
てのみ達成できる。また隔離襄＋＋ｆｆｉ ２２ ＊２
４には冗長度が与えられていないため、もしどちらか１
つに欠陥かめれば１ｋＩｌ累１０、ひいてはディスプレ
イ七のものが欠陥品ということになる。
て、あらゆる大きさの完全な液晶ディスプレイを提供で
きることが点ｋｉｔ ’？’きる。
きることが点ｋｉｔ ’？’きる。
第２図はセグメント化もれ７ｃｍ（へを有する画素３０
の最初の実ｊＩＭ例を示している。画素３０については
上で引用した米国特許出願番号第６２Ｇ、１３３％ｌＣ
十分開示されている。画素３０は液晶ディスプレイ材料
３６などの光性用材料によ！１Ｈ４２の平面（図示せず
）上の第２のセグメント化された電極３４から隔てられ
た少なくとも１つの電極セグメントを一方の平面上に有
する共通電極３２を合む。セグメント化された電極３４
は間隔をあけて配置された少なくとも１対の電極セグメ
ント３８と４０に分割され、これらはそれぞれ別個にＸ
アドレスライン４２とＹアドレスライン４４に連結され
る。寛愼セグメント３８と４０は画素３０に対して、画
素１０ｔ−超える多数の利点を与えるものでちる。アド
レスされる電子回路は全て、電極セグメン）３８．４０
と同一の平面上に形成することができる。反対側平面上
の共通電極３２は単に、画素アドレス用回路の接続され
ていない浮動電極となり得るにすぎない。
の最初の実ｊＩＭ例を示している。画素３０については
上で引用した米国特許出願番号第６２Ｇ、１３３％ｌＣ
十分開示されている。画素３０は液晶ディスプレイ材料
３６などの光性用材料によ！１Ｈ４２の平面（図示せず
）上の第２のセグメント化された電極３４から隔てられ
た少なくとも１つの電極セグメントを一方の平面上に有
する共通電極３２を合む。セグメント化された電極３４
は間隔をあけて配置された少なくとも１対の電極セグメ
ント３８と４０に分割され、これらはそれぞれ別個にＸ
アドレスライン４２とＹアドレスライン４４に連結され
る。寛愼セグメント３８と４０は画素３０に対して、画
素１０ｔ−超える多数の利点を与えるものでちる。アド
レスされる電子回路は全て、電極セグメン）３８．４０
と同一の平面上に形成することができる。反対側平面上
の共通電極３２は単に、画素アドレス用回路の接続され
ていない浮動電極となり得るにすぎない。
さらに、’ｔＷ極セグメント３８．４０と結晶ディスプ
レイ材料３Ｇと共通１！１極３２とは、結果的に上述の
画素１０のキヤ／９シタのもつキャパシタンスの４分の
１のキャパシタとなっている。液晶ディスプレイ材料が
画素１０のものと同じであると仮定し、電極間隔も同じ
であると仮定すると、それぞれが先のキャパシタの２分
の１に等しいキヤ、？シタ２つを直列につないだものと
いうことになる。このような直列の２つのキャパシタは
キャパシタンスが４分の１となり、同じ電界を得るのに
２倍の電圧を要するが、チャージは２分の１とフＬる。
レイ材料３Ｇと共通１！１極３２とは、結果的に上述の
画素１０のキヤ／９シタのもつキャパシタンスの４分の
１のキャパシタとなっている。液晶ディスプレイ材料が
画素１０のものと同じであると仮定し、電極間隔も同じ
であると仮定すると、それぞれが先のキャパシタの２分
の１に等しいキヤ、？シタ２つを直列につないだものと
いうことになる。このような直列の２つのキャパシタは
キャパシタンスが４分の１となり、同じ電界を得るのに
２倍の電圧を要するが、チャージは２分の１とフＬる。
従って同じ′１［を流を用いた場合、周波数が２倍にな
る。
る。
液晶ディスプレイ材料３６がネマティック液晶ディスプ
レイ材料であるとすると、各フレームの開始時毎などに
、印加される電圧電位を反転させる必要がある。このこ
とは、第１回フレームに２ １イン４２
には正の電位を、ライン４４には負の７４．１位を与え
、次回フレームではライン４４に正の電位を、ライン４
２に負の電位を与えて、印加される電圧電位を反転させ
ることによって達成できる。
レイ材料であるとすると、各フレームの開始時毎などに
、印加される電圧電位を反転させる必要がある。このこ
とは、第１回フレームに２ １イン４２
には正の電位を、ライン４４には負の７４．１位を与え
、次回フレームではライン４４に正の電位を、ライン４
２に負の電位を与えて、印加される電圧電位を反転させ
ることによって達成できる。
この１哩序を繰返すことにより液晶ディスプレイ材料の
寿命が延びる。
寿命が延びる。
２ｇ６２６，１３３号にさらに記載されているように、
アドレスラインはいろいろな形状の多数の陥離装置によ
り、電極セグメン）３８．４０に連結することができる
。これらのＶＳ離装置と形状については、本発明の詳細
な説明する以下の図面に関して説明することにする。画
素３０はキャパシタンスを減らすなど、多くのアドレス
上の利点をもたらすものではあるが、画素のキャパシタ
ンスを太き（する必要のちる場合もある、非常に短時間
でＯＮできる光性用材料とは、裏を返せば非常に短時間
で弛緩するものでもある。従って、電界をより長い時間
維持しておきたい場合も時にはあるがこのような場合は
画素のキャパシタンスを増すことによって達成できるの
である。抵抗量の低い光性用材料は、キャパシタンスの
２゛６い４ｆ造を利用してフレーム時間全体について印
加電圧を維持できることはできるが、電流漏れも高くな
ってしまう。
アドレスラインはいろいろな形状の多数の陥離装置によ
り、電極セグメン）３８．４０に連結することができる
。これらのＶＳ離装置と形状については、本発明の詳細
な説明する以下の図面に関して説明することにする。画
素３０はキャパシタンスを減らすなど、多くのアドレス
上の利点をもたらすものではあるが、画素のキャパシタ
ンスを太き（する必要のちる場合もある、非常に短時間
でＯＮできる光性用材料とは、裏を返せば非常に短時間
で弛緩するものでもある。従って、電界をより長い時間
維持しておきたい場合も時にはあるがこのような場合は
画素のキャパシタンスを増すことによって達成できるの
である。抵抗量の低い光性用材料は、キャパシタンスの
２゛６い４ｆ造を利用してフレーム時間全体について印
加電圧を維持できることはできるが、電流漏れも高くな
ってしまう。
第３図は本発明画素の１つめの実施態様４６を示す。画
素４６は画素３０に類似しておシ、画素３０の要素に対
応する：ＺＩｔｔ符号を使用できるところでは使用して
いる。ここでも共通電極３２と光性用材料３６と７０極
セグメント３８．４０とで画素キャパシタンスを形成し
ている。本発明によると、第２の画素キャパシタンスが
キャパシタンス電極４８と范縁層５０により形成され、
これらは最初に第１平面（図示せず）上に電極セグメン
ト３８．４０と一緒に形成される。′４極４８は外部に
電気的接続を有しており、最適キャパシタンス用に設計
された浮動陥離６電素子にすぎない。
素４６は画素３０に類似しておシ、画素３０の要素に対
応する：ＺＩｔｔ符号を使用できるところでは使用して
いる。ここでも共通電極３２と光性用材料３６と７０極
セグメント３８．４０とで画素キャパシタンスを形成し
ている。本発明によると、第２の画素キャパシタンスが
キャパシタンス電極４８と范縁層５０により形成され、
これらは最初に第１平面（図示せず）上に電極セグメン
ト３８．４０と一緒に形成される。′４極４８は外部に
電気的接続を有しており、最適キャパシタンス用に設計
された浮動陥離６電素子にすぎない。
画素４６のキャパシタンスは絶ｆＦｉ層５０の厚さと種
類次第で、約１００程度の係数で必要に応じて増すこと
ができる。画ぶキャパシタンスのノ・ａ加は杷緑ム”′
Ｊ５０の厚さに反比例し、辺択した絶縁体の５６電定数
に正比例する。絶縁層は一ンホール（短絡）のないよ５
十分な厚みとして形成し、望ましくは珪素酸化物（Ｓｔ
ｙｘ）など実質的に透明の絶縁体で形成される。層５０
は二酸化珪素から、厚さ５００〜５０００オングストロ
ームの範囲、できれば２０００オングストロームに形成
することかできる。５ｉ０２の誌電定数は約４．０であ
り、これによりキャパシタンスを約２０の係数まで増加
できる。この他、峙に透明さが１要てない用途では、誘
電定数の高い絶縁体を迅ぶことができる。
類次第で、約１００程度の係数で必要に応じて増すこと
ができる。画ぶキャパシタンスのノ・ａ加は杷緑ム”′
Ｊ５０の厚さに反比例し、辺択した絶縁体の５６電定数
に正比例する。絶縁層は一ンホール（短絡）のないよ５
十分な厚みとして形成し、望ましくは珪素酸化物（Ｓｔ
ｙｘ）など実質的に透明の絶縁体で形成される。層５０
は二酸化珪素から、厚さ５００〜５０００オングストロ
ームの範囲、できれば２０００オングストロームに形成
することかできる。５ｉ０２の誌電定数は約４．０であ
り、これによりキャパシタンスを約２０の係数まで増加
できる。この他、峙に透明さが１要てない用途では、誘
電定数の高い絶縁体を迅ぶことができる。
例えば５ｌｏｔの誘電定数は約６．０、Ａｚ２０．は約
９．０、Ｓ ｉ ３ Ｎ４は約７．０〜９．０、ＢｈＯ
ｓは約１８．０である。
９．０、Ｓ ｉ ３ Ｎ４は約７．０〜９．０、ＢｈＯ
ｓは約１８．０である。
′［ｉｔ、極４８はアルミニウム、クロ＃≠ム、モリブ
デンなどの金Ａｉ４、または酸化インジウムスズや酸化
スズなど透明の導′【α体から形成することができる。
デンなどの金Ａｉ４、または酸化インジウムスズや酸化
スズなど透明の導′【α体から形成することができる。
キャパシタンスを最大限増加させるために、電極４８は
セグメント化電極３４０作用面債と実質的に同一の範囲
内に延びるようにされることになる。電極３４の作用面
積とは、アドレス共通電極３２と同じ拡が９を有し、し
かもアドレス２イン、隔離装置、その他の要素により覆
われていない電極セグメント３８と４０の部分である（
第８゜１０図参照）。
セグメント化電極３４０作用面債と実質的に同一の範囲
内に延びるようにされることになる。電極３４の作用面
積とは、アドレス共通電極３２と同じ拡が９を有し、し
かもアドレス２イン、隔離装置、その他の要素により覆
われていない電極セグメント３８と４０の部分である（
第８゜１０図参照）。
第４図は本発明画素の２つめの実施態様を示しておシ、
ここでも画素３０中の要素と対応する要素には同一符号
が付されている。画素５２はそれぞれアドレスライン４
２と４４、およびアドレスライン５８と６０に連結され
た１対の二極隔離装＋ｎｓ４と５６を含んでいる。電極
セグメント３８と４０のそれぞれに１つずつ隔離装置が
連結されるよう（図示されているが、この装置は二極式
であるため、どちらか一方の電イへセグメントだけを隔
離装置に連結すれば良い。２つめの隔離装置は
；。
ここでも画素３０中の要素と対応する要素には同一符号
が付されている。画素５２はそれぞれアドレスライン４
２と４４、およびアドレスライン５８と６０に連結され
た１対の二極隔離装＋ｎｓ４と５６を含んでいる。電極
セグメント３８と４０のそれぞれに１つずつ隔離装置が
連結されるよう（図示されているが、この装置は二極式
であるため、どちらか一方の電イへセグメントだけを隔
離装置に連結すれば良い。２つめの隔離装置は
；。
画素５２に冗長度を与えるものでちり、画素５２（ｉど
ちらか一方のＥ Ｆｉｌｔ：ｌ！ 代がショートしても
動作する。印加されるＩＥ圧電位は先にも述べたように
、印加電位に伴って１つまたは２つの陽画Ｃ装置の（べ
性を交番させることによって反転することができる。
ちらか一方のＥ Ｆｉｌｔ：ｌ！ 代がショートしても
動作する。印加されるＩＥ圧電位は先にも述べたように
、印加電位に伴って１つまたは２つの陽画Ｃ装置の（べ
性を交番させることによって反転することができる。
第５図は本発明の画素６２の別の実施態様を示しており
、ここでもできるところでは画素３ｏに対応する符号を
用すている。電極セグメント３８とアドレスライン４２
は、１対の隔離装ｆｖＬ６４ ＋６６を介して連結され
ておシ、隔離装置６４．６６はそれぞれ別個のライン６
８．７０に連結されている６画素６２上の極性を反転さ
せるためには１回のフレームで正の′ｔＥ位をライン６
８に、負の電位を２イン４４に印加してダイオード６４
を順方向バイアスし、次のフレームで正の゛電位をライ
ン４４に、負の電位を２イン７ｏに印加してダイオード
６６を１１５１方向バイアスする。一般的に各フレーム
１σに同じ４を性の’ｌｒｔ位を２イン６８と７０の両
方に与えて、他方のダイオードを逆方向バイアスするこ
とができる。
、ここでもできるところでは画素３ｏに対応する符号を
用すている。電極セグメント３８とアドレスライン４２
は、１対の隔離装ｆｖＬ６４ ＋６６を介して連結され
ておシ、隔離装置６４．６６はそれぞれ別個のライン６
８．７０に連結されている６画素６２上の極性を反転さ
せるためには１回のフレームで正の′ｔＥ位をライン６
８に、負の電位を２イン４４に印加してダイオード６４
を順方向バイアスし、次のフレームで正の゛電位をライ
ン４４に、負の電位を２イン７ｏに印加してダイオード
６６を１１５１方向バイアスする。一般的に各フレーム
１σに同じ４を性の’ｌｒｔ位を２イン６８と７０の両
方に与えて、他方のダイオードを逆方向バイアスするこ
とができる。
もう１つ別の画素の実施態様７２が第６図に示されてい
るが、ここでも特に説明なしに対応する符号が使われて
いる。画素７２はアドレスライン４斗と、アドレスライ
ン７８．８０にそれぞれ連結された第２の隔部装置対７
４．７６を含む。第２の装置対７４．７６が画素７２に
対してさらに完全な隔離を与えると共に、画素７２に対
する冗長度も提供している。画素７２、ひいてはディス
プレイは、隔離デバイス６４．６６．７４．７６の何れ
か１つがショートしても動作する。後述するように、好
適な型式の隔離装置の故障で最も起こり易いのが短絡で
ある。
るが、ここでも特に説明なしに対応する符号が使われて
いる。画素７２はアドレスライン４斗と、アドレスライ
ン７８．８０にそれぞれ連結された第２の隔部装置対７
４．７６を含む。第２の装置対７４．７６が画素７２に
対してさらに完全な隔離を与えると共に、画素７２に対
する冗長度も提供している。画素７２、ひいてはディス
プレイは、隔離デバイス６４．６６．７４．７６の何れ
か１つがショートしても動作する。後述するように、好
適な型式の隔離装置の故障で最も起こり易いのが短絡で
ある。
画素７２の極性を反転させるために、１回のフレームで
は正の６位をライン６８に、負の電位をライン８０に加
えて隔離装は６４と７６をＩ：ａ方向バイアスし、次の
フレームで正の電位を２イン７８に、負の電位をライン
７０に印加して隔離装置６６と７４を黒方向バイアスす
る。ここでも、第２の装置をフレーム毎に逆方向バイア
スすることができる。
は正の６位をライン６８に、負の電位をライン８０に加
えて隔離装は６４と７６をＩ：ａ方向バイアスし、次の
フレームで正の電位を２イン７８に、負の電位をライン
７０に印加して隔離装置６６と７４を黒方向バイアスす
る。ここでも、第２の装置をフレーム毎に逆方向バイア
スすることができる。
第７図を参照すると、画素７２が部分的にに」４図、部
分的に略図で描かれている。共通’１ｉｌＪｓ３２は図
示ぢれていないが、実質的に電極セグメント３８゜４０
とｉ［極４８の領域の上にあると考えられる。
分的に略図で描かれている。共通’１ｉｌＪｓ３２は図
示ぢれていないが、実質的に電極セグメント３８゜４０
とｉ［極４８の領域の上にあると考えられる。
画素′１ル極セグメント３８と４０に対する別個のＹラ
インの結線４２が別個のＸライン結線４４と共に示され
ている。電気的にこれらは、第３図の略図と同等のもの
である。ライン６８，７０，７８ 。
インの結線４２が別個のＸライン結線４４と共に示され
ている。電気的にこれらは、第３図の略図と同等のもの
である。ライン６８，７０，７８ 。
８０の各々は互いに隔離されている。ライン６８゜７０
．７８．８０ 、セグメント３８ 、４０ 、ライン４
２．４４、装置ｉ 、６６．７４．７６ は全て絶縁Ｍ
５０の上に形成されている。
．７８．８０ 、セグメント３８ 、４０ 、ライン４
２．４４、装置ｉ 、６６．７４．７６ は全て絶縁Ｍ
５０の上に形成されている。
ｉＩ！Ｉｌ禦７２は第７２で平面図、ｔＪ ９図で９１
１１断面として図示さ第１ている。第９図の断面図は第
８図の口９−９’、 ９’−９’、９’−９’に沿って
取ったものである。画素７２はガラスなどの絶縁基板８
２の上に形成場れる。基板８２は酸化インジウムスズ（
ＩＴＯ）をデポジットしたものなど透明の導電る。層４
８と８４Ｆｉどちらも厚さ４００〜５０００オングスト
ローム、望ましくは５００〜１０００オングストローム
とする。ラインまたはリード７０．８０も絶縁層５０上
に形成される。ライン７０．８０はＩＴＯｒｅ＃８４と
上部金属層８６から形成しても良いし、例えばアルばニ
ウム、モリブデン、またはモリブデンタンタル合金のよ
うな金属など％導 ｊ。
１１断面として図示さ第１ている。第９図の断面図は第
８図の口９−９’、 ９’−９’、９’−９’に沿って
取ったものである。画素７２はガラスなどの絶縁基板８
２の上に形成場れる。基板８２は酸化インジウムスズ（
ＩＴＯ）をデポジットしたものなど透明の導電る。層４
８と８４Ｆｉどちらも厚さ４００〜５０００オングスト
ローム、望ましくは５００〜１０００オングストローム
とする。ラインまたはリード７０．８０も絶縁層５０上
に形成される。ライン７０．８０はＩＴＯｒｅ＃８４と
上部金属層８６から形成しても良いし、例えばアルばニ
ウム、モリブデン、またはモリブデンタンタル合金のよ
うな金属など％導 ｊ。
′凪材料から形成することもできる。その他適当な金属
としては、クロム、タルタルタングステン、／ｅラジウ
ム、プラチナなどがるる。ライン７０゜８０は例えば、
絶縁層５０の全表面に亘って金属をマグネトロンスパッ
タリングし１次にマスクと１５１係分野で周知のホトリ
ソグラフィ技術を用すてデポジット金属の所定部分を除
去することにより形成できる。
としては、クロム、タルタルタングステン、／ｅラジウ
ム、プラチナなどがるる。ライン７０゜８０は例えば、
絶縁層５０の全表面に亘って金属をマグネトロンスパッ
タリングし１次にマスクと１５１係分野で周知のホトリ
ソグラフィ技術を用すてデポジット金属の所定部分を除
去することにより形成できる。
ｋｔ°１１′ノ１？仏景６４．［５６，７４，７６を次
に、望ましくはデポジットした半導体材料から形成する
。製１ｉ：Ｉ：は説ｒ）Ｌ」上ダイオ−Ｐとして形成さ
れているが上に列ろした何れのタイプの１９Ａ １９装
丁ｒ′ｌとしても良い。
に、望ましくはデポジットした半導体材料から形成する
。製１ｉ：Ｉ：は説ｒ）Ｌ」上ダイオ−Ｐとして形成さ
れているが上に列ろした何れのタイプの１９Ａ １９装
丁ｒ′ｌとしても良い。
デポジットした半導体材料は、珪禦を含むアモルファス
半導体合金であることが望ましい。アモルファス珪素合
金はまた水塁および／またはフッ素を含んでも良く、プ
ラズマに助けられた化学蒸着、すなわち１９８０年１０
月７日、スタン７オード・ｉｔオプシンスキーとアラン
・マダン名義で発行された米国特許第４．２２６，８９
８号、［グロー放電法により製造された結晶質半導体と
等価の非晶質半導体」の中に開示されているようなグロ
ー放電によってデポジットすることができる。ダイオー
ドは塾ましくけ第９図に最も良く示されているようなｐ
−１−ハ構造とするのが良く、ｎ形となる最初にドープ
される領域６４ａと７６ａ１第１ドープ領域６４ａと７
６ａのそれぞれの上に載る固有領域６４ｂと７６ｂ、お
よびｐ形となり、固有領域６４ｂと７６ｂの上にそれぞ
れ載る柄２にドープされる領域６４ ｃ、 ７６ ｃ
によって形成される。
半導体合金であることが望ましい。アモルファス珪素合
金はまた水塁および／またはフッ素を含んでも良く、プ
ラズマに助けられた化学蒸着、すなわち１９８０年１０
月７日、スタン７オード・ｉｔオプシンスキーとアラン
・マダン名義で発行された米国特許第４．２２６，８９
８号、［グロー放電法により製造された結晶質半導体と
等価の非晶質半導体」の中に開示されているようなグロ
ー放電によってデポジットすることができる。ダイオー
ドは塾ましくけ第９図に最も良く示されているようなｐ
−１−ハ構造とするのが良く、ｎ形となる最初にドープ
される領域６４ａと７６ａ１第１ドープ領域６４ａと７
６ａのそれぞれの上に載る固有領域６４ｂと７６ｂ、お
よびｐ形となり、固有領域６４ｂと７６ｂの上にそれぞ
れ載る柄２にドープされる領域６４ ｃ、 ７６ ｃ
によって形成される。
ダイオードは頂部導゛／Ｉε層６４ｄ、７６ｄも含むの
が望ましい。
が望ましい。
より詳細に言うと、ダイオードは先に述べた導電層８４
．金用層８Ｇ、アモルファス珪素合金領域、および導電
層を層５００表面積全体にデポジットした後、適当なマ
スクと従来のホトリングラフィ技術を用いて頂部金属層
とアモルファス珪素合金領域の各１１１ζを選択的にエ
ツチングすることにより形成することができる。エツチ
ング中使用するマスクは、各ダイオードが１辺２０〜５
０ミクロン８度となるダイオードの形状を措成するもの
が望ましい アモルファス珪岩合金領域の代表的厚さは
例えば、ｐｌ＞Ｋ対しては３００〜１，０００オングス
トロームで望ましくは５００オングストローム、固有領
域については１．０００〜ｉｏ、ｏｏｏオングストロー
ムで望ましくは３．０００オングストローム、ｎ影領域
については１００〜５００オングストロームで望ましく
は２００オングストロームである。
．金用層８Ｇ、アモルファス珪素合金領域、および導電
層を層５００表面積全体にデポジットした後、適当なマ
スクと従来のホトリングラフィ技術を用いて頂部金属層
とアモルファス珪素合金領域の各１１１ζを選択的にエ
ツチングすることにより形成することができる。エツチ
ング中使用するマスクは、各ダイオードが１辺２０〜５
０ミクロン８度となるダイオードの形状を措成するもの
が望ましい アモルファス珪岩合金領域の代表的厚さは
例えば、ｐｌ＞Ｋ対しては３００〜１，０００オングス
トロームで望ましくは５００オングストローム、固有領
域については１．０００〜ｉｏ、ｏｏｏオングストロー
ムで望ましくは３．０００オングストローム、ｎ影領域
については１００〜５００オングストロームで望ましく
は２００オングストロームである。
金Ｆ１層８６の上にダイオードが形成されるとダイオ−
トノ？ターンのレジストを除去して新しｂレジスト層を
被覆し、これをノｑターン化して金ＪｉＡ層８６のない
電極セグメント３８．４０と金ＦＡ層８６のあるボトム
ライン７０．８０を形成する。
トノ？ターンのレジストを除去して新しｂレジスト層を
被覆し、これをノｑターン化して金ＪｉＡ層８６のない
電極セグメント３８．４０と金ＦＡ層８６のあるボトム
ライン７０．８０を形成する。
あるｌＡはまた。ボトムライン７０．８０を金属で最初
にル成して、その後その上にダイオードを形成すること
もできる。この時ダイオード６４は電極セグメント３８
上に、ダイオード７４は電にセグメント４０上に、ダイ
オード７６はライン８０上に、ダイオード６６はライン
７０上く形成される。
にル成して、その後その上にダイオードを形成すること
もできる。この時ダイオード６４は電極セグメント３８
上に、ダイオード７４は電にセグメント４０上に、ダイ
オード７６はライン８０上に、ダイオード６６はライン
７０上く形成される。
次に絶縁材料の層８８がライン７０と８０、絶珈咬陥５
０．電極セグメント３８と４０％ダイメーード６４．６
６．７４，７６の上に形成される。絶縁材料８８は例え
ば珪岩酸化物（Ｓｉｘｔｙ）または珪；ｒ、窒化物（Ｓ
ｉｘＮｙ ）などの絶縁体をデポジットしたものから形
成できる。絶縁ＩＦｉ ８８はパターン化されて、ダイ
オード６４．Ｃ≦、７４．７６と連通する開口部または
経路９０．９２，９４．９６が形成される。ｌＩｃ含ｓ
ｓをパターニングして電極セグメント３８．４０を４
出することもする。層８８のパターンは例えは表面積全
体に絶は体をデポジットし、その絶縁層の上にホトレジ
スト１：りを被１フｉした後さらに別のマスクを用いて
ホトレノストと／１３ １ｈ体の
両方を露出、現像することによって獲得することかでき
る。この段階で開口部または経路９０．９２，９４．９
６が形成され、電極セグメント３８と４０の上表面部分
が露出される。
０．電極セグメント３８と４０％ダイメーード６４．６
６．７４，７６の上に形成される。絶縁材料８８は例え
ば珪岩酸化物（Ｓｉｘｔｙ）または珪；ｒ、窒化物（Ｓ
ｉｘＮｙ ）などの絶縁体をデポジットしたものから形
成できる。絶縁ＩＦｉ ８８はパターン化されて、ダイ
オード６４．Ｃ≦、７４．７６と連通する開口部または
経路９０．９２，９４．９６が形成される。ｌＩｃ含ｓ
ｓをパターニングして電極セグメント３８．４０を４
出することもする。層８８のパターンは例えは表面積全
体に絶は体をデポジットし、その絶縁層の上にホトレジ
スト１：りを被１フｉした後さらに別のマスクを用いて
ホトレノストと／１３ １ｈ体の
両方を露出、現像することによって獲得することかでき
る。この段階で開口部または経路９０．９２，９４．９
６が形成され、電極セグメント３８と４０の上表面部分
が露出される。
次にトップライン＝ｔ２，４４．６８．７８がライン、
ダイオード、電極セグメントを連結して形成さ１７．る
。トップラインはライン７０．８０に関して述べたのと
同じｆｔ１Ｊｉの導電性材料で形成することができる。
ダイオード、電極セグメントを連結して形成さ１７．る
。トップラインはライン７０．８０に関して述べたのと
同じｆｔ１Ｊｉの導電性材料で形成することができる。
トップライン用の導′七性材料は一般的にボトムライン
のものと異なるように選択して、差異のあるエツチング
が得られるようにする。
のものと異なるように選択して、差異のあるエツチング
が得られるようにする。
次にフ；（出された表面上にトップパツンベーゾヨンム
カ９８が形成され、これをパターン化して電極セグメン
ト３８．４０を露出する。トップノ２ツシベーション層
９８は層８８と同じ材料、同じ方法で形成することがで
きる。
カ９８が形成され、これをパターン化して電極セグメン
ト３８．４０を露出する。トップノ２ツシベーション層
９８は層８８と同じ材料、同じ方法で形成することがで
きる。
これによりディスプレイと画素７２の完全な部分アセン
ブリが形成される。部分アセンブリはディスプレイの製
造における中間製品なのである。
ブリが形成される。部分アセンブリはディスプレイの製
造における中間製品なのである。
この部分アセンブリは後の使用にイｉｈえてストックし
ても良いし、第三者がディスプレイとして完成させるよ
う販売に供することもできる。さらに、１９８４年６月
２９日出願の継続特許出願第６２６．２１４号、「高収
率の液晶ディスプレイとその作成方法」の中に詳細に記
載されている辿り、電子回路が全て１つの基板上にある
ため光性用材料を加える前に部分アセンブリを電子的に
試駆することもできる。
ても良いし、第三者がディスプレイとして完成させるよ
う販売に供することもできる。さらに、１９８４年６月
２９日出願の継続特許出願第６２６．２１４号、「高収
率の液晶ディスプレイとその作成方法」の中に詳細に記
載されている辿り、電子回路が全て１つの基板上にある
ため光性用材料を加える前に部分アセンブリを電子的に
試駆することもできる。
第１０図は第８図の画素７２０線９−９に沼って取った
断面図で頂部平面１００．共通電極３２、画素液晶ディ
スプレイ材料３６を有する。第１０図の画素７２はディ
スプレイ画素の完成品である。
断面図で頂部平面１００．共通電極３２、画素液晶ディ
スプレイ材料３６を有する。第１０図の画素７２はディ
スプレイ画素の完成品である。
第８〜１０図に示した楢遺体は実寸の割合で措かれたも
のではなく、また共コ［！１電極３２と能ルｈ電極セグ
メントが画素７２の光性用ディスプレイ領域を限定して
いることが理解されるべきである。
のではなく、また共コ［！１電極３２と能ルｈ電極セグ
メントが画素７２の光性用ディスプレイ領域を限定して
いることが理解されるべきである。
電極セグメント３８．４０と１ａ５０と電極４８とで加
３４されたキャノぐシタンスを限定している。各’Ｉ（
ｒ、極は尖り′ｆ的に同一の拡がりを有するのが望まし
く、第８図に示窟れるような正方形形状とすることがで
きるうまた最終的ディスプレイマトリックスの大きさと
所望のアスペクトにより、例えば１辺１００〜２０００
ミクロンとなるように形成される。
３４されたキャノぐシタンスを限定している。各’Ｉ（
ｒ、極は尖り′ｆ的に同一の拡がりを有するのが望まし
く、第８図に示窟れるような正方形形状とすることがで
きるうまた最終的ディスプレイマトリックスの大きさと
所望のアスペクトにより、例えば１辺１００〜２０００
ミクロンとなるように形成される。
光性用材料３６は例えばネ１チック液晶ディスプレイ材
料など、従来の種類のもので良い。
料など、従来の種類のもので良い。
当業者には理解されるように１本発明はここに特定的に
開示された以外の方法でも実施可能である。例えば、デ
ィスプレイのダイオ−ｒはデポジット材料である必要の
ないアモルファス半導体合金以外に、半４体材料をデポ
ジットしたものから形成することもできる。例えば、ダ
イオードを多結晶質半導体合金から形成しても良い。さ
らにアモルファス半導体合金材料のダイオードは、ここ
に述べたｐ−１−ｎｉ造以外の４？ｉ成で形成しても良
（八。例えば、πとνがそれぞれ軽くドープしたｐ形お
よびｎ形半樽体材料とするとき、ｐ−π−ｎ 、ｐ ”
” −ｎ ＊ ｐ−’ ｓショトキ−ｅｔｃの４＋Ｍ
ｊｒＫが９卵である。また、高電圧しきい値が画；Ｅに
必ｐな場合、ダイオ−１を層成措造やタンデム（１り造
とすることもできる１、きらに上述のように、隔離装置
６をトランジスタなどのダイオード以外の隔離装置や他
の二極装置とすることができる。
開示された以外の方法でも実施可能である。例えば、デ
ィスプレイのダイオ−ｒはデポジット材料である必要の
ないアモルファス半導体合金以外に、半４体材料をデポ
ジットしたものから形成することもできる。例えば、ダ
イオードを多結晶質半導体合金から形成しても良い。さ
らにアモルファス半導体合金材料のダイオードは、ここ
に述べたｐ−１−ｎｉ造以外の４？ｉ成で形成しても良
（八。例えば、πとνがそれぞれ軽くドープしたｐ形お
よびｎ形半樽体材料とするとき、ｐ−π−ｎ 、ｐ ”
” −ｎ ＊ ｐ−’ ｓショトキ−ｅｔｃの４＋Ｍ
ｊｒＫが９卵である。また、高電圧しきい値が画；Ｅに
必ｐな場合、ダイオ−１を層成措造やタンデム（１り造
とすることもできる１、きらに上述のように、隔離装置
６をトランジスタなどのダイオード以外の隔離装置や他
の二極装置とすることができる。
第１図は隔シ１＃装ｆｉ；ｊを有するディスプレイ画素
を示す略回路図である。 第２図はセグメント化された電極を有するディスプレイ
画素を示す略回路図である。 第３図は本発明を実施した第１のディスプレイ画素を示
す略回路図である。 ｒｘ’ｚ ４図は不発りＪを実施した第２のディスプレ
イ画素を示す略回路図である。 第５図は本発明を実施した別のディスプレイ画
（累を示す略回路図である。 て：；６図は本発明を実施したさらに別のディスプレイ
画素を示す略回路図である。 第７図は本発明を実施したディスプレイ１ｌｉｉ２部分
アセンブリの部分的路線図である。 第８図は本発明を実施したディスプレイ画素部分アセン
ブリの平面図である、 （Ｆ！ ’１図は第８図のディスプレイ画素部分アセン
ブリの（ｌ！ＩＩ断面図であり、第８図の腺９−９’、
９’−９＃、９＃−９Ｊに沼って取ったものである。 第１０図は第８図の線９−９に沿って取ったディスプレ
イ画素完成品で光性用材料の加えられた４２、４４．５
Ｂ、 ６０．６８．７０．７８．８０・・・アドレスラ
イン、４８・・・キャパシタンス手段。 ＦＩＧ、５゜ ＦＩＧ、８゜
を示す略回路図である。 第２図はセグメント化された電極を有するディスプレイ
画素を示す略回路図である。 第３図は本発明を実施した第１のディスプレイ画素を示
す略回路図である。 ｒｘ’ｚ ４図は不発りＪを実施した第２のディスプレ
イ画素を示す略回路図である。 第５図は本発明を実施した別のディスプレイ画
（累を示す略回路図である。 て：；６図は本発明を実施したさらに別のディスプレイ
画素を示す略回路図である。 第７図は本発明を実施したディスプレイ１ｌｉｉ２部分
アセンブリの部分的路線図である。 第８図は本発明を実施したディスプレイ画素部分アセン
ブリの平面図である、 （Ｆ！ ’１図は第８図のディスプレイ画素部分アセン
ブリの（ｌ！ＩＩ断面図であり、第８図の腺９−９’、
９’−９＃、９＃−９Ｊに沼って取ったものである。 第１０図は第８図の線９−９に沿って取ったディスプレ
イ画素完成品で光性用材料の加えられた４２、４４．５
Ｂ、 ６０．６８．７０．７８．８０・・・アドレスラ
イン、４８・・・キャパシタンス手段。 ＦＩＧ、５゜ ＦＩＧ、８゜
Claims (11)
- （１）少なくとも１つの画素素子を含む光作用式ディス
プレイ用の部分アセンブリであって、基板と、前記基板
上に間隔をあけて形成された少なくとも２つの電極セグ
メントを含むセグメント化された電極を含む少なくとも
１つの画素部分アセンブリと、前記電極セグメントの各
々に連結された少なくとも１つのアドレスラインと、前
記セグメント化された電極のセグメントにキャパシタン
ス連結を加えるべく前記セグメント化電極と関連づけら
れているキャパシタンス中段とを含んで成ることを特徴
とする部分アセンブリ。 - （２）前記キャパシタンス手段が前記セグメント化電極
の下方に間隔をあけて配置されたキャパシタンス電極を
含むことをさらに特徴とする、特許請求の範囲第１項に
記載の部分アセンブリ。 - （３）前記セグメント化電極と前記キャパシタンス電極
との間に絶縁層をさらに含むことを特徴とする特許請求
の範囲第２項に記載の部分アセンブリ。 - （４）前記キャパシタンス電極が金属から形成されるこ
とを特徴とする、特許請求の範囲第２項に記載の部分ア
センブリ。 - （５）前記キャパシタンス電極が透明導電体から形成さ
れることを特徴とする、特許請求の範囲第２項に記載の
部分アセンブリ。 - （６）前記電極セグメントの少なくとも一方に連結され
た少なくとも１つの隔離装置を含むことを特徴とする、
特許請求の範囲第１項に記載の部分アセンブリ。 - （７）前記電極セグメントの少なくとも一方に連結され
た少なくとも１対の隔離装置を含むことをさらに特徴と
する、特許請 求の範囲第６項に記載の部分アセンブリ。 - （８）前記隔離装置がデポジットされた半導体材料から
形成されるダイオードであることをさらに特徴とする、
特許請求の範囲第７項に記載。 部分アセンブリ。 - （９）前記キャパシタンス電極の能動表面積が少なくと
も前記セグメント化電極の能動表面積の実質的に全部と
実質的に同一の拡がりをもつことをさらに特徴とする、
特許請求の範囲第１項に記載の部分アセンブリ。 - （１０）前記セグメント化電極の前記キャパシタンス手
段と反対側に前記セグメント電極から間隔をあけかつこ
れに対して実質的に平行に配置された共通電極と、前記
セグメント化電極と前記共通電極との間に配置された光
作用ディスプレイ材料とをさらに含む光作用ディスプレ
イに含まれ、前記共通電極が前記セグメント化電極と共
に前記キャパシタンス手段により創出されるキャパシタ
ンスと平行に第２のキャパシタンスを形成することをさ
らに特徴とする特許請求の範囲第１項に記載の部分アセ
ンブリ。 - （１１）前記キャパシタンス手段が前記セグメント化電
極の下方に間隔をあけて配置されたキャパシタンス電極
をさらに含むことを特徴とする、特許請求の範囲第１０
項に記載の光作用ディスプレイに含まれる部分アセンブ
リ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/639,001 US4639087A (en) | 1984-08-08 | 1984-08-08 | Displays having pixels with two portions and capacitors |
| US639001 | 1984-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6153694A true JPS6153694A (ja) | 1986-03-17 |
Family
ID=24562332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174964A Pending JPS6153694A (ja) | 1984-08-08 | 1985-08-08 | 最適化されたキヤパシタンスを有するデイスプレイと部分アセンブリ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4639087A (ja) |
| EP (1) | EP0171599B1 (ja) |
| JP (1) | JPS6153694A (ja) |
| AT (1) | ATE67610T1 (ja) |
| CA (1) | CA1262954A (ja) |
| DE (1) | DE3584124D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113525A (ja) * | 1986-10-09 | 1988-05-18 | オボニツク・イメージング・システムズ・インコーポレイテツド | 補助キヤパシタンスを有する画素を用いた液晶表示装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117521A (ja) * | 1984-11-12 | 1986-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| EP0184341B1 (en) * | 1984-11-12 | 1994-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel and manufacturing method thereof |
| FR2586859B1 (fr) * | 1985-08-27 | 1987-11-20 | Thomson Csf | Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede |
| US5016982A (en) * | 1986-07-22 | 1991-05-21 | Raychem Corporation | Liquid crystal display having a capacitor for overvoltage protection |
| EP0277192B1 (en) * | 1986-07-22 | 1994-01-19 | RAYCHEM CORPORATION (a California corporation) | Liquid crystal display with capacitor connected in series |
| DE3684150D1 (de) * | 1986-09-26 | 1992-04-09 | Ibm | Halbleiter-integrierte anzeige. |
| JP2816549B2 (ja) * | 1986-10-22 | 1998-10-27 | セイコーインスツルメンツ株式会社 | 電気光学装置 |
| US5029983A (en) * | 1986-12-06 | 1991-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with a smectic chiral liquid crystal |
| JPH0627985B2 (ja) * | 1987-05-06 | 1994-04-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| US4949141A (en) * | 1988-02-04 | 1990-08-14 | Amoco Corporation | Vertical gate thin film transistors in liquid crystal array |
| WO1989009494A1 (en) * | 1988-03-31 | 1989-10-05 | Solarex Corporation | Gate dielectric for a thin film field effect transistor |
| FR2632435B1 (fr) * | 1988-06-01 | 1991-02-15 | Maurice Francois | Ecran d'affichage permettant de visualiser le contour d'une image et procede de commande d'un tel ecran |
| US5208597A (en) * | 1988-10-13 | 1993-05-04 | Crystal Semiconductor | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| US5076666A (en) * | 1988-12-06 | 1991-12-31 | Sharp Kabushiki Kaisha | Active matrix display apparatus with drain electrode extensions |
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JP2711015B2 (ja) * | 1990-07-25 | 1998-02-10 | 三菱電機株式会社 | マトリクス形表示装置 |
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| US5576858A (en) * | 1991-10-14 | 1996-11-19 | Hosiden Corporation | Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side |
| EP1134720A3 (en) * | 1993-04-22 | 2002-02-27 | Matsushita Electric Industrial Co., Ltd. | Display device and projection-type display apparatus using the device |
| BE1007663A3 (nl) * | 1993-10-19 | 1995-09-05 | Philips Electronics Nv | Weergeefinrichting. |
| JP3966614B2 (ja) * | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
| US6191830B1 (en) * | 1998-03-19 | 2001-02-20 | Philips Electronics North America Corporation | Electro-optical display having split storage capacitor structure for series capacitance |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6590227B2 (en) * | 1999-12-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| TW514762B (en) * | 2000-03-06 | 2002-12-21 | Hitachi Ltd | Liquid crystal display element having controlled storage capacitance |
| JP2005019493A (ja) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767993A (en) * | 1980-10-16 | 1982-04-24 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS5872183A (ja) * | 1981-10-26 | 1983-04-30 | セイコーエプソン株式会社 | 液晶表示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3532813A (en) * | 1967-09-25 | 1970-10-06 | Rca Corp | Display circuit including charging circuit and fast reset circuit |
| US3654606A (en) * | 1969-11-06 | 1972-04-04 | Rca Corp | Alternating voltage excitation of liquid crystal display matrix |
| US3612654A (en) * | 1970-05-27 | 1971-10-12 | Rca Corp | Liquid crystal display device |
| US3807831A (en) * | 1972-06-20 | 1974-04-30 | Beckman Instruments Inc | Liquid crystal display apparatus |
| US4042920A (en) * | 1973-01-02 | 1977-08-16 | Hoffmann-La Roche Inc. | Multiplexing circuit for liquid crystal display |
| GB1525405A (en) * | 1974-10-14 | 1978-09-20 | Hitachi Ltd | Liquid crystal display panels |
| US4231640A (en) * | 1977-07-07 | 1980-11-04 | Sharp Kabushiki Kaisha | Matrix type liquid crystal display panel |
| JPS55134885A (en) * | 1979-04-06 | 1980-10-21 | Stanley Electric Co Ltd | Liquid crystal display device |
| GB2056739B (en) * | 1979-07-30 | 1984-03-21 | Sharp Kk | Segmented type liquid crystal display and driving method thereof |
| US4448491A (en) * | 1979-08-08 | 1984-05-15 | Canon Kabushiki Kaisha | Image display apparatus |
| US4431271A (en) * | 1979-09-06 | 1984-02-14 | Canon Kabushiki Kaisha | Display device with a thin film transistor and storage condenser |
| US4493531A (en) * | 1980-07-03 | 1985-01-15 | Control Interface Company Limited | Field sensitive optical displays, generation of fields therefor and scanning thereof |
| FR2499744B1 (fr) * | 1981-01-05 | 1986-07-04 | Commissariat Energie Atomique | Dispositif d'affichage matriciel comprenant deux familles d'electrodes lignes et son procede de commande |
| FR2499276A1 (fr) * | 1981-02-05 | 1982-08-06 | Commissariat Energie Atomique | Dispositif d'affichage matriciel a plusieurs jeux d'electrodes et son procede de commande |
| FR2512240A1 (fr) * | 1981-08-25 | 1983-03-04 | Thomson Csf | Dispositif de visualisation a commande electrique utilisant un element non lineaire en couche epaisse et son procede de fabrication |
| US4542960A (en) * | 1982-06-30 | 1985-09-24 | International Business Machines Corporation | Fringe-field switched storage-effect liquid crystal display devices |
| US4547042A (en) * | 1983-08-05 | 1985-10-15 | At&T Information Systems Inc. | Liquid crystal display with electrode shielding another electrode |
| US4537471A (en) * | 1983-12-23 | 1985-08-27 | Hughes Aircraft Company | Liquid crystal pixel driver circuit and matrix display |
-
1984
- 1984-08-08 US US06/639,001 patent/US4639087A/en not_active Expired - Lifetime
-
1985
- 1985-07-09 EP EP85108512A patent/EP0171599B1/en not_active Expired - Lifetime
- 1985-07-09 DE DE8585108512T patent/DE3584124D1/de not_active Expired - Lifetime
- 1985-07-09 AT AT85108512T patent/ATE67610T1/de not_active IP Right Cessation
- 1985-07-10 CA CA000486591A patent/CA1262954A/en not_active Expired
- 1985-08-08 JP JP60174964A patent/JPS6153694A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767993A (en) * | 1980-10-16 | 1982-04-24 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS5872183A (ja) * | 1981-10-26 | 1983-04-30 | セイコーエプソン株式会社 | 液晶表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113525A (ja) * | 1986-10-09 | 1988-05-18 | オボニツク・イメージング・システムズ・インコーポレイテツド | 補助キヤパシタンスを有する画素を用いた液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1262954A (en) | 1989-11-14 |
| ATE67610T1 (de) | 1991-10-15 |
| EP0171599A3 (en) | 1988-01-27 |
| DE3584124D1 (de) | 1991-10-24 |
| EP0171599B1 (en) | 1991-09-18 |
| EP0171599A2 (en) | 1986-02-19 |
| US4639087A (en) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6153694A (ja) | 最適化されたキヤパシタンスを有するデイスプレイと部分アセンブリ | |
| EP0166948B1 (en) | Displays and subassemblies having improved pixel electrodes | |
| US4728172A (en) | Subassemblies for displays having pixels with two portions and capacitors | |
| JP3139134B2 (ja) | 液晶表示装置 | |
| US4804953A (en) | Redundant conductor structures for thin film FET driven liquid crystal displays | |
| US7112820B2 (en) | Stacked capacitor having parallel interdigitized structure for use in thin film transistor liquid crystal display | |
| KR900008791B1 (ko) | 방전표시장치 | |
| JP3226815B2 (ja) | 容量性負荷の駆動回路及び駆動方法 | |
| JPS61215590A (ja) | 基板上に交差ラインを含まないアドレス可能な能動デイスプレイ及び該デイスプレイの使用方法 | |
| JPH0869882A (ja) | エレクトロルミネッセンス装置 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| EP0842455A1 (en) | Improved tft, method of making and matrix displays incorporating the tft | |
| WO1985004732A1 (en) | Liquid crystal display element and a method of producing the same | |
| JPH11514754A (ja) | 各画素を分離するオボニック閾値スイッチングデバイスを使用した液晶ディスプレイマトリクスアレイ | |
| US5210045A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
| CN113767323A (zh) | 阵列基板和显示装置 | |
| US5148248A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
| US5377029A (en) | Plasma addressed liquid crystal display | |
| JPS60191291A (ja) | 非晶質シリコン合金ダイオ−ドにより作動される液晶デイスプレイ | |
| JPH0473929B2 (ja) | ||
| US3807036A (en) | Direct current electroluminescent panel using amorphus semiconductors for digitally addressing alpha-numeric displays | |
| US6762738B2 (en) | Pixel circuit with shared active regions | |
| JPS61193128A (ja) | マトリクス型表示装置 | |
| JPH0752266B2 (ja) | 反射型液晶表示デバイス | |
| JP3316115B2 (ja) | 反射型液晶表示装置 |