JPS6152695A - 駆動装置およびこれを用いた蛍光表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、蛍光表示装置およびこれを駆動するための駆
動装置に関するものである。

〔背景技術〕

近年半導体ＩＣを中心とするマイクロエレクトロニクス
技術の発達およびこれに支えられた大小コンピュータ情
報システムの普及に伴い、新しい多種多様なディスプレ
イ装置の需要が高まっている。近年、注目されるディス
プレイ装置としては、例えば蛍光表示管、プラズマディ
スプレイ、液晶ディスプレイ、発光ダイオードディスプ
レイ等があるがその技術動向及び概要については、電子
通信学会誌１９８２年７月号（ｖｏｌ　６５　、Ｎ１７
）　７０８頁から７４７頁に詳しく記載されている。本
発明の対象となる蛍光表示装置（Ｖａｃｕｕｍ　Ｆｌｕ
ｏｒｅｓｃｅｎｔＤｉｓｐｌａｙｓ　、以下その頭文字
をとってＶＦＤともいう）は、形状および表示パターン
の自由度が太きいというメリットがあり、自動車、オー
ディオ。

ＶＴＲ，クロックなど各種の機器の表示に広く利用され
ているものである。従来はもっばら数字。

文字、記号など比較的小容量、低密度の表示デバイスと
して発展してきたが、最近表示容量９表示密度が飛躍的
に大きなグラフィック蛍光表示パネル等の製品化のニー
ズが高まっていた。この技術動向にかんがみて本発明者
は、例えば、２４０ドツト（縦）Ｘ３２０ドツト（横）
もの大容量、かつ高輝度のドットマ）　ＩＪソック表示
、蛍光表示管を開発することを検討したが、その結果以
下に述べる事項が明らかとなった。

蛍光表示管の高輝度化を達成するためにはカソードから
発生する電子を急激に加速し、蛍光体に高速で衝突させ
る必要があるが、高輝度を得るためにはアノード、グリ
ッドに例えば２５０■もの高電圧を印加しなげればなら
ず、アノード及びグリッドの駆動装置（ドライバー）に
、相当の高耐圧機能が必要であることがわかった。

また大容量の蛍光表示管の表示機能を向上させるため忙
は蛍光体メ）　ＩＪソックス高速で走査（駆動）する必
要があり、そのためには、アノード及びグリッド駆動装
置において、データが入力されてから駆動出力が得られ
るまでの時間を極めて小とする必要がありアノード及び
グリッド・ドライバーを上述した如く高速動作させるた
めには、駆動回路においてデータ転送等を実行するロジ
ック回路をＥＣＬ　（エミッタカップルドロジック）な
どの高速ロジック回路で構成する必要がある。

ところが、ＥＣＬ等の高速バイポーラロジック回路は消
費゛電力が大きく、上述したような大容量の蛍光体マ）
　ＩＪソックス駆動する駆動装置においては、その梢費
電流が極めて大となり、発熱量も極めて大きくなること
が明らかとなった。

さらに、ＥＣＬをＩＣ化する場合、信号入力段の差動回
路、基準電圧を発生する基準電圧回路。

出力バッファ回路（エミッタフォロワ）を構成する各ト
ランジスタや抵抗を分離するアイソレーションが必要で
あり、そのレイアウト面積が犬となってしまうことも明
らかとなった。

以上述べたように、蛍光表示管の高輝度化、大容量化の
ニーズを満たすためには、アノード、グリッドの駆動装
置において、高耐圧機能、高速性。

低消費電力、小型化が要求されこの要求をすべて満たす
ことは極めてむずかしく、この駆動装置をＩＣ化するこ
とは極めて困難であった。このために、高輝度、大容量
の蛍光表示装置を製品化することは非常に困難であった
。

〔発明の目的〕

本発明の目的は、高輝度、大容量の蛍光表示装置を提供
することにある。

〔発明の概要〕

本発明の代表的なものの概要を簡単に説明すると下記の
通りである。

すなわち、グリッド及びアノードの駆動装置のシフトレ
ジスターおよびラッチ回路をコンブリメンタリーシロッ
トキートランジスタロジック（Ｃｏｍｐｌｅｍｅｎｔａ
ｒｙ　５ｃｈｏｔｔｋｙ　Ｔｒａｎｓｉｓｔｏｒ　Ｌｏ
ｇｉｃ。

以下その頭文字をとってＣ３ＴＬともいう）を用いて構
成し、ロジック回路の高速化および集積密度の向上を図
るとともに、前記シフトレジスタを複数のシフトレジス
タ群に分割し、それぞれのシフトレジスタ群のそれぞれ
に高ｔＣから低電位へと段階的に移行する電位を与え、
上段のシフトレジスタ群の動作電流を次段のシフトレジ
スタ群の動作電流とし℃供給するいわゆるスタック構成
とすることにより消費電力を低くおさえる。一方、高耐
圧化のためにセミウェルとよばれるデバイス構造を採用
し、グリッド、アノードのドライブ回路の高耐圧化を図
る。上述した工夫をほどこすことにより前記目的を達成
することができる。

〔実施例１〕 本発明の実施例を図面を参照しながら説明する。

第１図は、本発明である蛍光表示装置の全体構成を示す
図である。中央部に３２０Ｘ２４０の蛍光体よりなる蛍
光体ドツトマトリックス７が配置グリッドドライバー３
，４が配置されている。

アノードドライバー１，２、グリッドドライバー３，４
は、第１図かられかるように、それぞれアノードドライ
ブ用ＩＣ８、およびグリッドドライブ用ＩＣ９から構成
されている。それぞれのＩＣは、特に限定されるもので
はないが、例えば３２の駆動出力ビンを有し、３２本の
グリッド電極、あるいはアノード電極を駆動することが
できるよう忙なっている。それぞれのＩＣは、例えばコ
ンピュータ５およびコントロールサーキット６によって
制御されグリッドドライバーには、コントロールサーキ
ット６から送信される入力データＤＩＮが、それぞれラ
インＬ、、Ｌ、を介して入力され、この入力データにも
とづき、グリッド電極Ｇ、〜ｅｓｔ。を、例えば図面に
おいて上から下へ順次駆動（走査）し、この動作をくり
返す。一番上のグリッド電極から一番下のグリッド電極
までを１回走査するの和製する時間は例えば０．０１７
秒（１７６０秒ンである。

一方７ノード電極ドライブ用ＩＣ８には、ラインＬｓ　
、Ｌｓを介して入力データＤＩＮがＩＣ内部のり７トレ
ジスタ（？Ｊ２図に記載する）によって転送され、アノ
ードドライブ用ＩＣのシフトレジスタ全部に情報が転送
された時点で、コントロールサーキット６からラインＬ
、、Ｌ４を介して、ラッチ信号が発せられ、シフトレジ
スタの情報をラッチ回路によって一時保持し、この情報
にもとづいて、高耐圧ドライバーを駆動して、グリッド
電極３２０本を並列出力でもって、同時に駆動する。こ
のようにして正電圧が印加されたアノード電極Ａｎと正
電圧が印加されたグリッド電極Ｇｎの交点に位置するド
ツト（蛍光体）が発光する。

ここで、簡単に蛍光表示管の発光動作について説明する
うカソード電極に規定の電圧を印加するとカソードは約
６５０℃に加熱され電子を放出する、グリッドはカソー
ドとアノード間にありカソードから放出された電子の移
動を制御する。すなわちグリッドに正電圧を印加すると
カソードから放出された電子をアノード忙均−に加速拡
散せしめ、負電圧が印加された場合は、電子がアノード
側に移動することを遮断する。グリッドおよびアノード
（蛍光体）の双方に正電足が印加された時のみカソード
から発生した電子はアノードに到達し、蛍光体を刺激発
光せしめるのである。

以上簡単に本発明である蛍光表示装置の全体について説
明した。

次に、アノードドライブ用ＩＣ８（グリッドドライブ用
ＩＣ９）の具体的回路構成について説明する。第２図は
、アノード（又はグリッド）ドライブ用ＩＣ８の全体回
路構成を示す。

図中、数字を囲んだ丸は外部接続端子を示し、第１図の
ラインＬ、、Ｌ、に接続されるデータ入力端子（ＤＡＴ
ＡＩＮ）、シフトレジスタ用のクロックを入力するクロ
ック入力端子（ＣＬＯＣＫ）、ラッチ信号入力端子（Ｌ
ＡＴＣＨ）、電源端子（ｖｃｃｌ。

ＶＣ（２＋　ＧＮＤ　）　　＋出力端子（ＯＵＴＰＵＴ
）、データ出力端子（ＤＡＴＡＯＵＴ）などが設けられ
ている。

データ入力端子にはダイオードＤＩ（Ｘ）、　　）ラン
ジスタＱｔ　＋　Ｑｓ　ｔ　Ｑ４　、抵抗Ｒ，、Ｒ，、
Ｒ５，Ｒ。

などからなる入力信号のレベル変換回路１０が設げられ
ており、ＴＴＬ　（）ランジスタ・トランジスタロジノ
ク）レベルの入力信号をソフトレジスタの動作レベルに
変換する。クロック入力端子。

ラッチ信号入力端子にもレベル変換回路１０と同様の回
路構成のレベル変換回路が接続されている。

ちなみに、レベル変換回路１におけるデータ入力端子側
からみたスレッシ−ホールド電圧Ｖｔｈはｖｔｈ　＝　
ｖ、。Ｑ１２１　＋ＶＢＥＱ２　　ｖ、　　・・・・・
・・・・（１）で与えられる。（１）式においてＶｆｌ
ＥＱ１□１は第４図に示されるソフトレジスタＤ　ｔｏ
ｏを構成するトランジスタＱ＋　ｚ　＋のペース・エミ
ッタ間電圧、ＶＢＦ、Ｑ２はトランジスタＱ、のペース
・エミッタ間電圧、■。

はショットキーダイオードＤ、の順方向電圧である。

第２図中Ｄ１〜Ｄ３２は、Ｃ３ＴＬよりなるＤ壓フリッ
プフロップ回路であり、データ入力端子から入力される
データを高速転送する高速シフトレジスタを構成する。

ＤＬ、〜Ｄ　Ｌ　ｓｔは同じ＜Ｃ３ＴＬよりなるＤ現フ
リップ回路であり、シフトレジスタを構成するフリップ
フロップ回路Ｄ　Ｉ　’＝　Ｄ　ＳｔのＱ出力をラッチ
信号の供給タイミングで並列にラッチするラッチ回路を
構成する。

Ａ　Ｉ　”””　Ａ　３２は５番端子に供給されろ、例
えば２５０■の電源ＶＣＣ２で動作する高耐圧素子を具
備するアノード（あるいはグリッド）ドライブ回路であ
って、ラッチ回路の出力に基づいて、アノード（グリッ
ド）を駆動する。

以上説明したように、このＩＣの回路は、Ｃ３ＴＬを用
いた高速ロジック部と、例えば２５０■もの高電圧電源
（Ｖｃｃｚ）によって動作する高耐圧素子を含む高耐圧
ドライバ一部とに大別できる。

第１１図に、アノード（グリッド）ドライブ用ＩＣの平
面レイアウトを模式的に示す。チップ中央に高速ロジッ
ク部（ＬＯＧＩ　Ｃ）が形成され、チップ周辺部に高耐
圧ドライバ一部（ＤＲＩＶＥＲ）が形成されている。チ
ップ周辺部に電力消費が大きいドライバーを配置するこ
とにより、ここで発生する熱をチップ周囲からの熱放散
、リードからの熱放散等により効果的に逃がすことがで
きるように工夫されている。

第１２図は、第１１図におけるＡ−Ａ　’に沿う切断断
面図であり、図中領域■が高耐圧素′子が形成される領
域であり、領域■は、Ｃ３ＴＬよりなるロジック素子が
形成される領域である。

Ｃ３ＴＬは第１３図にもその基本構成を示すように、高
速性を維持するために下記のような工夫がなされている
。

ｍ　　ｇ動）ランジスタに順方向動作するｎｐｎ　トラ
ンジスタを用いる。

（２）駆動トランジスタのペース・コレクタ間が飽和し
ないようにショットキークランプ構造にする。

（３）負荷をＰＮＰトランジスタとし、ＰＮＰ　）う／
ジスタの飽和を避けるためにペースに一定電圧を与える
。

また集積密度を上げるために第１２図、第１３図かられ
かるように下記の工夫がなされている。

（１）回路構成は１ゲート内でｎｐｎ　）ランジスタの
コレクタを共通とするＮＯＲ回路形式とし、素子分離領
域の数を低減する。

（２）負荷のＰＮＰ　）ランジスタは定電流性負荷とし
て用い、ペース領域は、全ゲートの負荷に対して共通と
し、ＰＮＰトランジスタの素子分離領域は１つで済むよ
うにしている。

以上述べた工夫がほどこされているためＣ３ＴＬはＩ”
Ｌに比べ１０倍以上の高速性が期待でき、集積密度もＥ
ＣＬに比べ格段に向上する。

一方、高耐圧素子についてみてみると、単にトランジス
タのサイズを大きくするだけでなく第２図に示されるよ
うに、高耐圧素子の形成されろ領域■のエピタキシャル
層１４の厚さを他の領域のエピタキシャル層の厚さより
も厚く形成するいわゆるセミウェル構造とし、高耐圧化
を可能にしている。

以上、蛍光表示装置の駆動回路につき、高速化。

集積密度向上、高耐圧化の観点から簡単に説明した。

次に、本発明のＴｉ要なポイントとなる低消費電力化技
術につき第２図を用いて説明する。Ｃ３ＴＬは、前記し
たように、高速性、集積密度の点で非常に−ｉぐれてい
るが、ＰＮＰ　）ランジスタを常時オンさせ定電流を常
時供給しなければならないために、消費電力が多く、こ
れに起因する発熱の問題が蛍光表示装置の駆動回路のＩ
Ｃ化を妨げる大きな要因であった。本発明者等は、上記
問題点をシフトレジスタ、ラッチ回路のスタック化によ
っ℃解決した。すなわち第２図においてシフトレジスタ
は、Ｄ型クリップフロップ回路り、〜Ｄ、６よりなる下
段シフトレジスタとり７．〜Ｄ３２よりなる上段シフト
レジスタとに分割して設けられ、ラッチ回路は、Ｄ型ク
リップフロップ回路ＤＬ、〜ＤＬ、、よりなる下段ラッ
チ回路群とＤ型クリップフロップ回路ＤＬ、、〜Ｄ　Ｌ
　ｓ□よりなる上段ラッチ回路群とに分割し℃設すられ
ている。４４番端子（Ｖｃｃｌ）和は５ｖ電源が供給さ
れ、２４７１３ｇラインｔ０を介して上段シフトレジス
タを構成するＤ型クリップフロップ回路り５．〜Ｄ０、
及びＤＬ−ｔ〜ＤＬ９．に供給される。一方り型クリッ
プフロップ回路Ｄ　ｔｙ　−’−Ｄ　、ｔのグランドラ
イフ１．は、下段シフトレジスタを構成するＤ型クリッ
プフロップ回路り、〜Ｄ、ｆｉの電源ラインＬＳ、およ
び下段ラッチ回路群の電源ラインＬ、に接続されており
、Ｄ型フリップ７０ツブ回路Ｄ１．〜Ｄ５．を動作させ
た電流は、再び下段シフトレジスタおよび下段ラッチ回
路群の動作電流として利用される。このために、スタッ
ク構成にしない場合に比べ、消費電力を約１／２に低減
することができる。

一方、スタック構成にしたことにより、ラッチ回路ＤＬ
、〜Ｄ　Ｌ　＋ａのＱ出力に比ベラッチ回路Ｄ　Ｌ　ｔ
ｙ　〜Ｄ　Ｌ　Ｂ　ノＱ　出力（Ｆ）　ｌ／　ヘルカ２
　ＶＢｚ　（ＶＢＥはトランジスタのベース・エミッタ
間電圧〕だけ高くなり、高耐圧ドライバーＡＩ＝Ａ３！
の入力信号レベルが異なってしまう。これを防止するた
めに上段ラッチ回路ＤＬ、、〜ＤＬ３２には、それぞれ
トランジスタＱｓｔ　ｔ　Ｑｓｓ　＋　Ｑ３４　ｐ　Ｑ
ｓｓ、誓≠す抵抗Ｒ２Ｉ等からなるレベルシフト回路が
設けられている。第２図に示すように、レベルシフト回
路にもＣ３ＴＬが用いられており、素子数が少なく全体
として比較的シンプルな回路構成になっており、レベル
シフト回路の付加によるチップサイズの増大を最少限に
おさえている。以下簡単に、トランジスタＱｓｖ　＋　
Ｑｓｓ　＋　Ｑｓ＜　ｒ　Ｑｓａ、抵抗Ｒ２Ｉよりなる
ラッチ回路ＤＬ０用のレベ／Ｉ／シフト回路を参照して
、レベルシフト回路の動作を説明する。

このレベルシフト回路は、定電流負荷ＰＮＰ　）ランジ
スタＱｓｔ、差動対をなすトランジスタＱお。

Ｑ３４ｓペースがＶＣｏｌ（５Ｖ）　−２Ｖ、Ｅの電圧
レベルでバイアスされたトランジスタＱ３Ｓ、高耐圧ド
ライバＡＩ７の入力信号レベル設定用抵抗Ｒ２１からな
っている。

ラッチ回路ＤＬ、□のＱ出力がハイレベル（ｆＨＪ）で
あるとトランジスタＱｓｓがオンし、トランジスタＱ□
ノエミッタ電位がローレベｋ　（ｒＬＪ）　　トするか
らトランジスタＱｓｓはオフする。このため、高耐圧ド
ライバーＡ１７にはローレベル（クランドレベル）の信
号が入力される。ランチ回路ＤＬ、。

のＱ出力がローレベルであるとトランジスタＱｓｓがオ
フ、トランジスタＱ、ｓｓがオンし、抵抗Ｒ１１の両端
に電圧降下によりバイアス電圧が発生し、高耐圧ド２イ
バーＡｌｔには、ハイレベルの信号が入力される。抵抗
Ｒ２Ｉに発生する電圧降下はＮＯＲ回路８１〜Ｓｔａの
出力信号のハイレベルに等しくなるように抵抗孔□の抵
抗値が設定されており、これ和より高耐圧ドライバーＡ
１−人、２の入力信を行うため忙設けられている。クリ
アとは、この場合、蛍光表示装置の蛍光体のドツトマト
リックスすぺ℃を非発光状態にすることをいう。４番端
子（ＣＩＥＡＲ）にローレベル信号が入力されるとライ
ンＬ　ｌＢ　＋　１１４がハイレベルとなりＮＯＲ回路
ｓｌ〜８１１１等の出力をハイレベルに固定する。これ
により高耐圧ドライバー人、〜人３．の出力はローレベ
ルに固定され画像がクリアーされる。以上、シフトレジ
スタ、ラッチ回路のスタック構成およびクリア動作につ
いて説明した。

次に第３図〜第７図を参照し、シフトレジスタを構成す
るＤ型クリップフロップ回路Ｄ１〜Ｄ３□、ラッチ回路
を構成するＤ型クリップフロップ回路ＤＬ、−ＤＬ、、
の具体的回路構成および回路動作釦ついて説明する。

ＷｒＪ３図はシフトレジスタを構成するＤ型フリップフ
ロップＤ１〜Ｄ３□の回路構成を論理記号を用いて表わ
した回路図であり、第４図は、フリップフロップＤ、〜
Ｄ、２のより具体的回路構成を示した回路図である。第
４図、第５図に示すように、この回路は６つのＮＯＲ回
路Ｎ１〜Ｎ、から構成されており、それぞれのＮＯＲ回
路はトランジスタロ１，４〜トランジスタＱ１ｓｔより
なるＣ３ＴＬによって構成されている。

この回路の真理衣な以下に示す。

表、１ 表１においてＱ。−１，ζ。−１は前の状態が保持され
ていることを表す。またａ　！　ｂ　＋　ｃ　＋　Ｄ　
ハ、第３図に示す各点を表わす。表１よりこのＤ型フリ
ップフロップ回路は、クロック信号の立下り（ネガティ
ブエツジ）でもってデータ（Ｄ）をサンプリングする動
作をすることがわかる。

次にラッチ回路を構成するＤ型フリップフロップ回路Ｄ
Ｌ、−ＤＬ、、の具体的回路構成およびその回路動作に
ついて説明する。

第字図は、Ｄ型フリップ７０ツブ回路ＤＬ、〜Ｄ　Ｌ　
ｓｔの回路構成を論理記号を用いて表わした回路図であ
り、第６図は、フリップフロップＤＬ、〜Ｄ　Ｌ　ｓｔ
のより具体的回路構成を示す回路図である。

第５図、第６図に示されるように、この回路４つのＮＯ
Ｒ回路Ｎ７〜Ｎ１゜から構成されており、それぞれのＮ
ＯＲ回路はトランジスタＱ１１．〜Ｑ、４．から構成さ
れている。

この回路の真理衣を以下に示す。

表２においてａ、ｂは、第５図における各点を表わす。

表２かられかるように、このＤ型フリップフロップ回路
は、シフトレジスタを構成するフリップフロップＤＩ−
Ｄ３２のようなエツジトリガ一方式ではなく、クロック
信号（φ）がローレベル（１’ＯＪ）の時に、入力され
るデータをそのまま出力する、いわゆるスルーラッチ方
式のＤ型フリップフロップ回路である。

次に第７図を用いてシフトレジスタ及びラッチ回路の出
力波形等につき説明する。第７図に示すようなデータ（
ＤＩＮ）が入力されると、例えばシフトレジスタを構成
するＤ型フリップフロップ回路り、、Ｄ、、Ｄ、のＱ出
力Ｄ＋　Ｑ、ＤｔＱ、　Ｄｓ　Ｑは、順に、一定の期間
だけ遅延して表われる。

ラッチ信号（ＬＡＣＨ）は、クロック信号（φ）の位相
と約９０°ずれ曵、フリップフロップＤＬ、〜ＤＬ３．
に入力される。フリップフロップ回路ＤＬ。

〜ＤＬ、、はラッチ信号が「０」のときに、ノリツブフ
ロップＤ１〜Ｄ４のＱ出力をそのまま出力するスルーラ
ッチであるからフリッフ゛フロップＤＬ。

〜ＤＬ、　　の出力ＤＬＩＱ、ＤＬ２Ｑ、ＤＬ３ｑは、
第７図に示すような波形となる。このスルーラッチ方式
のメリットは以下の点にある。

すなわち、アノードドライブ用ＩＣでは、入力データを
直列−並列変換するので、ランチ回路が必要であるが、
グリッドドライブ用ＩＣにおいては、第１図を用いて説
明したようにグリッドを例えば第１図の上から下へ向っ
て順次駆動すればよく、ラッチ回路は必要ない。逆にラ
ッチ回路があると、この部分での信号遅延によりグリッ
ドの駆動速度が遅くなるというディメリットがある。と
ころが、本実施例においては、このような場合には、ラ
ンチ信号（ＬＡＣＨ）をｏ　−ｖ　ヘＪｖ（ｒＬＪ　）
に固定すると、入力データ゛Ｉ）ｔＮがそのまま、フリ
ップフロップＤＬ、〜ＤＬ３４の出力に表われ、ラッチ
回路での信号遅延が生じない。このように第２図に示−
ｊＩＣをアノードドライブ用途に用いる時はラッチ信号
入力端子３　（ＬＡＣＨ）に第７図に示すようにパルス
状信号を印加し、グリッドドライブ用途に用いる時は、
ランチ信号入力端子３に印加されるラッチ信号を常にロ
ーレベルに固定することによりそれぞれ最適の条件でＩ
Ｃを利用することができ大変便利である。

以上、シフトレジスタを構成するＤ型フリップフロップ
回路Ｄ１〜ＤＳｔ、ラッチ回路を構成するＤ型フリップ
フロップ回路ＤＬ、〜ＤＬｓ２の具体的回路構成および
回路動作について説明した。

次に第８図〜第１０図を用い高耐圧ドライバー人１〜Ａ
、２の具体的回路構成につき説明する。

第８ｒ図は、第２図における高耐圧ドライバーＡ。

〜Ａ、２の具体的回路構成の一例を示す。同図に示すよ
うに高耐圧ドライバーは、トランジスタＱ＋ｏ＋〜Ｑ　
ｒｏｎよりなり、トランジスタＱ＋ｏｔ　＋　Ｑ＋ｏｚ
　＋　Ｑ＋ｏｓ　＋Ｑ、。６が高耐圧トランジスタであ
る。端子Ｔ、には第２図におけるＮＯＲ回路Ｓ１〜Ｓ１
６の、あるいはレベルシフト回路の出力が入力信号とし
て入力される。

トランジスタＱ＋ｏｓは、エミッタ接地のスイッチング
トランジスタであり、入力信号がノ・イレペル（ｒＨＪ
　）であるとトランジスタＱ＋ｏｓがオン、トランジス
タＱ＋ｏａがオフしトランジスタＱ１゜、のコレクタが
ハイレベルとなる。するとトランジスタＱ１ｏ３がオフ
、トランジスタＱ＋ｏｔがオンし、定電流工。

は、トランジスタＱ、。、！ＩＣよって電流増幅され、
出力電流ｌ０ＵＴＩ　”　ＩＯＸ　ｈＰ’ＥＱ１０２　
　（１）が送り出される。この結果容量性負荷Ｃｔ　　
（グリッド又はアノードに相当）が充電される。

また、入力がローレベルとなるとトランジスタＱ＋ｏｓ
がオフ、トランジスタＱ＋０６がオンし、トランジスタ
Ｑ＋ｏａのコレクタがローレベルとなる。するとトラン
ジスタＱ＋ｏｔのペース蓄積電荷は、トランジスタＱ１
゜６のコレクターエミッタを介して、グランドに急速に
放電されトランジスタＱ、。、はオフする。一方、各号
性負荷ＣＩに蓄えられていた電荷は、トランジスタＱ’
＋ｏｓのペース−エミッタを介して放電され、出力電流
Ｉ。ＵＴ□が流れる。

■。ＵＴ２　＝　Ｌ　Ｘ　ｈｒＥｑ□。６−　（２）で
表わされる。

ラインｔ　＋ｓ　（ＶＣＣ２）は例えば２５０Ｖの高電
圧電源ラインであり、（ラインＬ、。は５■の電源ライ
ン〕高耐圧トランジスタの素子サイズは必然的に大面積
となりアイソレーション層（図示せず）も大面積となっ
てチップサイズの大型化が心配されるが、第８図に示す
回路を構成する素子数はゎずか６素子であり、回路構成
がシンプルなために、チップサイズの大型化を最小限に
おさえることができる。

第９図は、高耐圧ドライバーの他の一例を′示す。

入力がハイレベルであるとトランジスタＱ！３．がオフ
　　　　　　　　　　　　　　　　　ン嗜、トランジス
タＱ、１．がオ≠する。するとトランジスタＱ＋ｏｓ　
＋　Ｑ＋ｏｏがオンし、出力電流ｌ０ＵＴＩ””　ＩＯ
’　Ｘ　ｈＦＥＱ１０８Ｘ　ｌＩＰ’ＥＱ１Ｇ９−（３
）が送出される。

また入力がローレベルとなると、トランジスタＱ１１３
カオン、トランジスタＱ、１．がオフ、トランジスタＱ
１１゜がオンする。するとトランジスタＱ＋ｏａのペー
ス蓄積電荷は、トランジスタＱｕｔのコレクターエミッ
タを介して放電されるとともに、トランジスタＱ＋ｏｏ
のペース蓄積電荷は、トランジスタＱｒｔｏのエミッタ
ーペースを介して放電され、トランジスタＱ、。６．Ｑ
ｌ。。は急速にオフする。

このようにトランジスタＱ＋ｏｓ　＋　Ｑ＋。。がオフ
した後容量性負荷Ｃ２に蓄積されていた電荷は、トラン
ジスタＱ＋ｔｏのコレクターペースを介して放電され、 ■。ＵＴ２’　”　Ｌ’　Ｘ　　）１ｒＥＱ１□２−１
４）　　で表わされる出力電流ｌ０ｔ）Ｔ２が流れる。

またトランジスタＱ＋ｏｓ　ｅ　Ｑ＋ｏｏ　　がオフし
ているとき、トランジスタＱ１゜６のペース−エミッタ
間を介して流れるリーク電流は、トランジスタＱ１１゜
のエミッターペース（およびトランジスタＱ１１．のコ
レクターエミッタ）を介してグランドに流れ、リーク電
流によりトランジスタＱ、。、がオンするという誤動作
が防止される。なおトランジスタＱ　＋＋□。

Ｑｌ、３のエミッタが共通接続されていることにより、
高耐圧トランジスタがオンした時に流れる大電流によっ
てグランド配線／Ｌ／（ライン１２２の電位レペ／Ｉ／
）がもちあがったとしても、トランジスタｑ、、２゜Ｑ
、１．のエミッタ電位は同じレベルで変化するため、ト
ランジスタＱｎｔ　＋　Ｑｔｔｓのスイッチングにおけ
ろ誤動作が生じにくい。

第１０図に、高耐圧ドライバーのさらに他の一例を示す
。この実施例の特徴は、出力回路を、トランジスタＱｕ
ｓ　＋　Ｑｏａ　を用いたプッシュプル構成としたこと
である。

以上、高耐圧ドライバーの具体的回路構成および回路動
作につき説明した。

以上蛍光表示装置およびグリッド、アノード駆動装置の
主要部につき説明したが、上述したグリッド、アノード
駆動装置には、さらにいろいろな工夫がされ℃いる。例
えば、第２図に示す如くロジック回路部（小信号処理部
）のグランドＧＮＤ１と高耐圧ドライバーＡ＋　−Ａ３
２のグランドＧＮＤ２が別個に、分離されて形成されて
いる（７番端子、８番端子が設けられている）。

このため高耐圧トランジスタがオンした時に流れる大電
流と、グランド配線のラインインピーダンスによって生
じる電圧降下によりグランドレベルがもちあがり、この
影響によりロジック部が誤動作することが防止できる。

以上説明した如く、本発明を用いることにより高耐圧機
能、高速性、低消費電力といった特性を具備した高性能
なアノード、グリッドの駆動装置をＩＣ化（ワンチップ
化）することが可能となった。また、この結果、大容量
、高輝度でありさらに小型化された蛍光表示装置を提供
することカー可能となった。

〔効果〕

（１）　　グリッド、及びアノードドライノく−におけ
るシフトレジスタおよびラッチ回路をＣ３ＴＬを用いて
構成することによりロジック回路の高速化。

高集積化が図れる。

（２）　　シフトレジスタを複数のシフトレジスタ群に
分割し、それぞれのシフトレジスタ群のそれぞれに高電
位から低電位へと段階的に移行する電位を与え、上段の
シフトレジスタ群の動作電流を次段のシフトレジスタ群
の動作電流として供給するいわゆるスタック構成とする
ことにより、低消費電力化が図れる。

（３）高耐圧ドライバーの回路構成を簡素化することに
よりチップ面積の増大を防止できるう（４）　　上記（
１）〜（３）により、アノード及びグリッドの駆動装置
をＩＣ化（ワンチップ化）することが可能となる。

（５）上記（１）〜（４）により大容量、高輝度、かつ
小型化された蛍光表示装置を提供することが可能となる
。

以上本発明者によってなされた本発明を実施例にもとづ
き具体的に説明したが本発明は、上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能である。例えばシフトレジスタのスタック化する段
数は２段に限定されない。また、シフトレジスタ等は必
ずしもＣ３ＴＬで構成しなくてもよ（、ＩｔＬ　やＥＣ
Ｌ等を用いてもよい。またグリッドドライブ用ＩＣには
、ラッチ回路を必ずしも設ける必要がない。

〔利用分野〕

本発明は蛍光表示装置および蛍光表示装置用アノード（
又はグリッド）駆動装置に適用して特に有効である。

【図面の簡単な説明】

第１図は、本発明である蛍光表示装置の全体の構成を示
すブロック図、 第２図は、本発明であるアノード（又はグリッド）駆動
装置の全体の回路構成を示す回路図、第３図は、シフト
レジスタを構成するＤＷフリップフロップ回路り、〜Ｄ
Ｂの回路構成を論理記号を用いて示す回路図、 第４図は、第３図に示すＤ型フリップフロップ回路Ｄ　
Ｉ−Ｄ　ｓｔのより具体的回路構成を示す回路図、 第５図は、ラッチ回路を構成するＤｆｆ１７１Ｊツブフ
ロップ回路ＤＬ、〜ＤＬｓｔの回路構成を論理記号を用
い℃示す回路図、 第６図は、第５図に示すＤ型フリップフロップ回路ＤＬ
、〜ＤＬ、２のより具体的回路構成を示す回路図、 第７図は、シフトレジスタおよびラッチ回路の回路動作
を説明するためのタイミングチャート、第８図は、高耐
圧ドライバー人、〜Ａ、２　　の具体的回路構成の一例
を示す回路図、 第９図は、同じく高耐圧ドライバーＡＩ　’＝　Ａ３２
の具体的回路構成の他の一例を示す回路図、第１０図は
、同じく高耐圧ドライバーＡ、〜Ａ、２の具体的回路構
成のさらに他の一例を示す回路図、第１１図は、アノー
ド（又はグリッド）駆動装置のレイアウト状態を示す平
面図、 第１２図は、第１１図におけるＡ−Ａ’に沿う切断断面
図、 第１３図は、コンブリメンタリーショットキートランジ
スタロジノクの具体的回路構成を示す回路図である。 １．２・・・アノードドライバー、３　、４−・・グリ
ッドドライバー、５・・・コンピュータ、６・・・コン
トロール回路、７・・・蛍光表示管のドツトマトリック
ス、８・・・アノードドライブ用ＩＣ１９・・・グリッ
ドドライブ用ＩＣ１１０・・・入力信号レベル変換回路
、１２・・・半導体基体、１３・・・ｎ＋埋込りも、１
４・・・Ｎ−型エピタキシャル層、１５・・・Ｐ＋型ア
イソレーション層、１６．２１・・・ペース、１７　、
２０’・・・エミッタ、１８・・・ＰＮＰ　）ランジス
タのエミッタ、１９・・・ＰＮＰ　）ランジスタのコレ
クタ。 第　　３　　図 第　　４ｖＡ 第　　５　　図 第　　　６　　図 第　　　７　　図 第　　８　　図 第　　９　　区 ！２２ 事件の表示 昭和　５９年特許願第　１７３２４５　号発明の名称 駆動装置およびこれを用いた螢光表示装置補正をする者 餠との関係　特許出願人 名　　称　　　Ｃ５１０）株式会社　　日　　立　製作
折代　　　理　　　人 店　　所　　　〒１（１）東京都千代田区丸の内−丁目
５番１号株式会社日立製作所内　電話東東２１２−１１
１１　（大代表）補正の対象　図　面 補正の内容　別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、直列入力並列出力方式のシフトレジスタと前記シフ
   トレジスタの並列出力に基づき容量性負荷を駆動する複
   数の駆動回路とを具備する駆動装置であって、前記シフ
   トレジスタは複数のシフトレジスタ群に分割されており
   、前記複数のシフトレジスタ群のそれぞれに、高電位か
   ら低電位へと段階的に移行する電位を動作電位として供
   給し、上段のシフトレジスタ群の動作電流を次段のシフ
   トレジスタ群の動作電流として順次供給するようになし
   たことを特徴とする駆動装置。 ２、前記シフトレジスタの並列出力を一時記憶するため
   の記憶回路を具備することを特徴とする特許請求の範囲
   第１項記載の駆動装置。 ３、前記シフトレジスタあるいは記憶回路はコンプリメ
   ンタリーショットキートランジスタロジック（ＣＳＴＬ
   ）よりなることを特徴とする特許請求の範囲第１項又は
   第２項記載の駆動装置。 ４、ＴＴＬ（トランジスタトランジスタロジック）レベ
   ルの入力データ信号を前記シフトレジスタの動作レベル
   の信号に変換するレベル変換回路を具備することを特徴
   とする特許請求の範囲第１項記載の駆動装置。 ５、前記駆動回路は、高耐圧トランジスタと低耐圧トラ
   ンジスタより構成されていることを特徴とする特許請求
   の範囲第１項記載の駆動装置。 ６、縦横に配置された蛍光体よりなる蛍光体マトリック
   スと、電子を発生させるカソードと、カソードから発生
   した電子の移動を制御するグリッドと、前記カソードお
   よびグリッドを駆動するための駆動装置とを具備する蛍
   光表示装置であって、前記駆動装置は、直列入力並列出
   力方式のシフトレジスタと該シフトレジスタの並列出力
   に基づき前記アノード又はグリッドを駆動する駆動回路
   とを具備し、前記シフトレジスタは、複数のシフトレジ
   スタ群に分割されており前記複数のシフトレジスタ群の
   それぞれに高電位から低電位へと段階的に移行する電位
   が動作電位として供給され上段のシフトレジスタ群の動
   作電流を次段のシフトレジスタ群の動作電流として順次
   供給するようになされていることを特徴とする蛍光表示
   装置。