JPS6150188A - Screen display unit - Google Patents

Screen display unit

Info

Publication number
JPS6150188A
JPS6150188A JP59171924A JP17192484A JPS6150188A JP S6150188 A JPS6150188 A JP S6150188A JP 59171924 A JP59171924 A JP 59171924A JP 17192484 A JP17192484 A JP 17192484A JP S6150188 A JPS6150188 A JP S6150188A
Authority
JP
Japan
Prior art keywords
counter
screen display
latch
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59171924A
Other languages
Japanese (ja)
Other versions
JPH0760306B2 (en
Inventor
清水 義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59171924A priority Critical patent/JPH0760306B2/en
Publication of JPS6150188A publication Critical patent/JPS6150188A/en
Publication of JPH0760306B2 publication Critical patent/JPH0760306B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画面上に表示する文字・図形の表示位置の誤ま
りを防止した画面表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a screen display device that prevents errors in display positions of characters and figures displayed on a screen.

従来例の構成とその問題点 従来から画面上に文字・図形を表示し、種々の情報をわ
かりやすく表示する画面表示装置が多数利用されている
2. Description of the Related Art Conventional Structures and Problems Many screen display devices have been used that display characters and figures on a screen to display various information in an easy-to-understand manner.

以下に従来の画面表示装置について説明する。A conventional screen display device will be explained below.

第1図は従来の画面表示装置の構成図である。1は発振
器であり、プリセッタブルカウンタ(以後Pカウンタと
略す)2のクロック入力とゲート4・の入力に接続され
、Pカウンタ2の出力はRSフ1ルップフロップ(以後
R8FFと略す)3の入力に接続され、水平同期パルス
はPカウンタ2のリセット入力とR8FF3のリセット
入力及びPカウンタ6のクロック入力とゲート8の入力
に接続されている。又R3FF3の出力はゲート4の入
力に接続され、ゲート4の出力はカウンタ5の入力に接
続され、カウンタ5の出力はデータメモリ12の入力に
接続されている。又垂直同期パルスはPカウンタ6のリ
セット入力とR5FF7のリセット入力に接続され、P
カウンタ6の出力はR3FF7の入力に接続され、R5
FF7の出力はゲート8の入力に接続され、ゲート8の
出力はカウンタ9のクロック入力に接続され、カウンタ
9の出力はデータメモリ12に接続されデータメモリ1
2の出力が画面表示出力となる。又う・ンチA1oの出
力はPカウンタ2に接続され、う・ンチB11の出力は
Pカウンタ6に接続されて、データメモリ12とラッチ
A10及びラッチB11はデータラインに接続されてい
る。
FIG. 1 is a block diagram of a conventional screen display device. 1 is an oscillator, which is connected to the clock input of presettable counter (hereinafter referred to as P counter) 2 and the input of gate 4, and the output of P counter 2 is connected to the input of RS flip-flop (hereinafter referred to as R8FF) 3. The horizontal synchronization pulse is connected to the reset input of P counter 2, the reset input of R8FF3, the clock input of P counter 6, and the input of gate 8. Further, the output of R3FF3 is connected to the input of gate 4, the output of gate 4 is connected to the input of counter 5, and the output of counter 5 is connected to the input of data memory 12. Also, the vertical synchronization pulse is connected to the reset input of P counter 6 and the reset input of R5FF7.
The output of counter 6 is connected to the input of R3FF7, and R5
The output of FF7 is connected to the input of gate 8, the output of gate 8 is connected to the clock input of counter 9, and the output of counter 9 is connected to data memory 12.
The output of 2 becomes the screen display output. The output of the circuit A1o is connected to the P counter 2, the output of the circuit B11 is connected to the P counter 6, and the data memory 12, latch A10 and latch B11 are connected to the data line.

以上のように構成された画面表示装置について以下その
動作を説明する。
The operation of the screen display device configured as described above will be described below.

まず、ラッチA10には水平位置データが設定される。First, horizontal position data is set in latch A10.

この設定値がPカウンタ2に水平同期パルスのタイミン
グで設定され、発振器1の出力をこの設定値までカウン
トする間ゲート4は閉じている。その後ゲート4が開き
発振器1の出力はカウンタ6に入力される。すなわち、
ラッチA10で設定される値まで発振器1の出力をカウ
ンタ5に加えない事になり、水平方向の位置が設定でき
る。同様に垂直方向に対しては、ラッチB11には垂直
位置データが設定される。この設定値がPカウンタ6に
垂直同期パルスのタイミングで設定され、水平同期パル
スをこの設定までカウントする間、ゲート8は閉じてい
る。その後ゲート8が開き水平同期パルスがカウンタ9
に入力される。
This set value is set in the P counter 2 at the timing of the horizontal synchronizing pulse, and the gate 4 is closed while the output of the oscillator 1 is counted up to this set value. Thereafter, the gate 4 is opened and the output of the oscillator 1 is input to the counter 6. That is,
Since the output of the oscillator 1 is not added to the counter 5 up to the value set by the latch A10, the horizontal position can be set. Similarly, in the vertical direction, vertical position data is set in latch B11. This set value is set in the P counter 6 at the timing of the vertical synchronizing pulse, and the gate 8 is closed while counting the horizontal synchronizing pulses up to this setting. After that, gate 8 opens and horizontal synchronization pulse is sent to counter 9.
is input.

すなわちラッチB11に設定された値まで水平同期パル
スをカウンタ9に加えない事になり、垂直方向の位置が
設定できる。
That is, the horizontal synchronizing pulse is not applied to the counter 9 up to the value set in the latch B11, and the vertical position can be set.

しかしながら、上記の構成では水平位置の設定と垂直位
置の設定が独立であるため、水平位置の設定は水平同期
パルス毎に行なわれ、垂直位置の設定は垂直同期パルス
毎に行なわれ、かつ水平位置の設定の方が早く設定され
るため、画面上の別の位置に表示が出てしまうという問
題点を有していた。
However, in the above configuration, the horizontal position setting and vertical position setting are independent, so the horizontal position setting is performed for each horizontal sync pulse, the vertical position setting is performed for each vertical sync pulse, and the horizontal position setting is performed for each vertical sync pulse. Since the settings are made more quickly, there is a problem in that the display appears at a different position on the screen.

発明の目的 本発明は上記従来の問題点を解消するもので、画面表示
で誤まった位置に表示する事を防止した画面表示装置を
提供するものである。
OBJECTS OF THE INVENTION The present invention solves the above-mentioned conventional problems, and provides a screen display device that prevents displaying information in the wrong position on the screen.

発明の構成 本発明は、水平同期パルス及び垂直同期パルスを基準と
して画面上の表示位置を決定する画面表示装置であシ、
水平位置及び垂直位置を同時に設定する手段を設けた事
により誤まった位置に表示する事を防止することができ
るものである。
Structure of the Invention The present invention is a screen display device that determines a display position on a screen based on a horizontal synchronization pulse and a vertical synchronization pulse,
By providing a means for simultaneously setting the horizontal and vertical positions, it is possible to prevent displaying in the wrong position.

実施例の説明 第2図は本発明の一実施例における画面表示装置のブロ
ック図を示すものである0 22はラッチA1でその出力はPカウンタ14に接続さ
れ、ラッチパルスは垂直同期ノくルスに接続されている
。又23はう・ノチA2でその出力は22のラッチA1
に接続され、入力はデータラインに接続されている。尚
、13は発振器、14はプリセッタブルカウンタ、16
はRSフリ・ンブフロップ、16はゲート、17はカウ
ンタ、18はプリセッタブルカウンタ、1っけRSフリ
ップフロップ、20はゲート、21はカウンタ、24は
ラッチ、25はデータメモリで、これらは従来例の構成
と同じものである。
DESCRIPTION OF THE EMBODIMENTS FIG. 2 shows a block diagram of a screen display device according to an embodiment of the present invention. Reference numeral 22 denotes a latch A1, the output of which is connected to the P counter 14, and the latch pulse is a vertical synchronization pulse. It is connected to the. Also, 23 crawl/notch A2 and its output is 22 latch A1
and the input is connected to the data line. In addition, 13 is an oscillator, 14 is a presettable counter, and 16
is an RS flip-flop, 16 is a gate, 17 is a counter, 18 is a presettable counter, 1 RS flip-flop, 20 is a gate, 21 is a counter, 24 is a latch, and 25 is a data memory. It is the same as the configuration.

以上のように構成された本実施例の画面表示装置につい
て以下その動作を説明する。まず水平位置データは23
のう1.JチA2に保持されるが、この保持されたデー
タは、22のラッチA1を通してプリセッタブルカウン
タ14に接続される0又22のラッチA1のラッチ入力
は垂直同期ノくルスになっており、23のラッチA2に
どのようなタイミングで水平位置データが設定されても
Pカウンタ14に新しいデータが設定されるのは垂直同
期パルス以降となる0尚その他の動作は従来例と同じで
ある0 以上本実施例の構成によれば、同時に水平位置と垂直位
置の設定が可能となり、誤まった位置に表示してしまう
事を防止できると共に、従来例からの変更が容易であり
、安価に性能を向上する事ができる。
The operation of the screen display device of this embodiment configured as described above will be described below. First, the horizontal position data is 23
Nou 1. This held data is connected to the presettable counter 14 through the latch A1 of 22, and the latch input of the latch A1 of 22 is a vertical synchronization pulse. No matter what timing the horizontal position data is set in latch A2, new data will be set in the P counter 14 after the vertical synchronization pulse.Other operations are the same as the conventional example. According to the configuration of the embodiment, it is possible to set the horizontal position and vertical position at the same time, preventing display from being displayed in the wrong position, and it is easy to change from the conventional example, improving performance at low cost. I can do that.

尚、本実施例ではラッチを追加して垂直同期パルスに同
期させたが、ランチを追加せずに垂直同期期間中に水平
位置を設定しても同様な効果が得られる。この場合はラ
ッチという付加回路が不要となるが、垂直同期期間を検
出しその間にデータを設定しなければならないという時
間的制約がある0 発明の効果 以上のように本発明は、水平位置設定と垂直位置設定を
同時に設定する手段を設けたものであるから、水平位置
及び垂直位置が設定した通りの位置に同時になるため、
画面上の表示位置が設定位置とずれる事なく表示可能と
なるものである。
In this embodiment, a latch is added to synchronize with the vertical synchronization pulse, but the same effect can be obtained even if the horizontal position is set during the vertical synchronization period without adding a launch. In this case, an additional circuit called a latch is not required, but there is a time constraint in that the vertical synchronization period must be detected and data must be set during that period. Since it is equipped with a means for setting the vertical position at the same time, the horizontal position and vertical position will be at the set position at the same time.
This allows the display position on the screen to be displayed without shifting from the set position.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画面表示装置のブロック図、第2図は本
発明の一実施例における画面表示装置のブロック図であ
る。 1.13・・・・・・発振器、2,6,14.18・・
・・・・プリセッタブルカウンタ、3,7,15.19
・・・・・・RSフリップフロップ、4,8,16.2
0・・・・・・ゲート、5,9,17.21・・・・・
・カウンタ、10゜11.22,23.24・・・・・
・ラッチ、12 、25・・・・・・データメモリ。
FIG. 1 is a block diagram of a conventional screen display device, and FIG. 2 is a block diagram of a screen display device according to an embodiment of the present invention. 1.13...Oscillator, 2,6,14.18...
...Presettable counter, 3, 7, 15.19
...RS flip-flop, 4, 8, 16.2
0...Gate, 5, 9, 17.21...
・Counter, 10°11.22, 23.24...
・Latch, 12, 25...Data memory.

Claims (1)

【特許請求の範囲】[Claims] 画面上に文字・図形を表示するために水平同期パルス及
び垂直同期パルスを基準として画面上の水平及び垂直位
置を決定する画面表示装置であって、水平位置及び垂直
位置の設定を同時に行う手段を設けた事を特徴とする画
面表示装置。
A screen display device that determines the horizontal and vertical positions on the screen based on horizontal synchronization pulses and vertical synchronization pulses in order to display characters and figures on the screen, and includes means for simultaneously setting the horizontal and vertical positions. A screen display device characterized by:
JP59171924A 1984-08-18 1984-08-18 Screen display Expired - Lifetime JPH0760306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171924A JPH0760306B2 (en) 1984-08-18 1984-08-18 Screen display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171924A JPH0760306B2 (en) 1984-08-18 1984-08-18 Screen display

Publications (2)

Publication Number Publication Date
JPS6150188A true JPS6150188A (en) 1986-03-12
JPH0760306B2 JPH0760306B2 (en) 1995-06-28

Family

ID=15932370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171924A Expired - Lifetime JPH0760306B2 (en) 1984-08-18 1984-08-18 Screen display

Country Status (1)

Country Link
JP (1) JPH0760306B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152122A (en) * 1976-06-12 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Scrolling display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152122A (en) * 1976-06-12 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Scrolling display

Also Published As

Publication number Publication date
JPH0760306B2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
KR880009520A (en) Digital data memory system
JP2641276B2 (en) Two-stage synchronizer
JPS6150188A (en) Screen display unit
JP2625249B2 (en) Frame detection circuit
JPH06197009A (en) Counter with output latch function
SU1709294A1 (en) Device for information input
SU1179349A1 (en) Device for checking microprograms
SU1562921A1 (en) Device for interfacing information source and receiver
JPS60159956A (en) Interface control device
JP2615004B2 (en) Integrated sequential access memory circuit
SU1667116A1 (en) Device for user password authentification
SU1401586A1 (en) Device for checking pulse trains
JPS62254582A (en) Television signal memory writing circuit
SU1476454A1 (en) Data input unit
SU1300544A1 (en) Device for displaying information on screen of cathode-ray tube (crt)
SU1305771A1 (en) Buffer memory driver
JPH046024B2 (en)
SU1179336A1 (en) Control unit
JPS58175469U (en) Phase difference measuring device
JPH0710042B2 (en) Timing signal generator
JPS6117181B2 (en)
JPS5943780B2 (en) Data transfer signal generation circuit
JPH0210978B2 (en)
JPH0544684B2 (en)
JPS63286890A (en) Initialization circuit for display unit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term