JPS6149872B2 - - Google Patents
Info
- Publication number
- JPS6149872B2 JPS6149872B2 JP56017816A JP1781681A JPS6149872B2 JP S6149872 B2 JPS6149872 B2 JP S6149872B2 JP 56017816 A JP56017816 A JP 56017816A JP 1781681 A JP1781681 A JP 1781681A JP S6149872 B2 JPS6149872 B2 JP S6149872B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- output
- peak
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010421 pencil drawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】
本発明は、チヤージカツプルドデバイス
（CCDと呼ぶ）の如き自己走査型光電変換素子等
を用いて、紙面あるいはフイルム等上に書かれた
文字および図形等を読みとる、光学読取装置にお
ける読取パターンのビデオ信号二値化処理回路に
関するものである。
（CCDと呼ぶ）の如き自己走査型光電変換素子等
を用いて、紙面あるいはフイルム等上に書かれた
文字および図形等を読みとる、光学読取装置にお
ける読取パターンのビデオ信号二値化処理回路に
関するものである。
従来、この種の処理回路としては、単に読取パ
ターンのビデオ等アナログ信号（以下単にビデオ
信号と呼ぶ）に対して固定レベルとして閾値を設
定するものや、その改良型として紙面あるいはフ
イルム等上の白部分の明るさが変化した場合でも
追従するように閾値を設定するものがある。後者
の場合、フイルム等上の回路パターン等のように
黒部分の濃度が比較的一定しているものは差しつ
かえないが、鉛筆書きのように濃度がばらつくも
のは黒部分のビデオ信号レベルに差が生じて忠実
な読取りが困難となる。このような場合の閾値と
しては、紙面あるいはフイルム等上の白部分の明
るさに対してだけでなく、黒部分の明るさに対し
ても考慮されなければならない。
ターンのビデオ等アナログ信号（以下単にビデオ
信号と呼ぶ）に対して固定レベルとして閾値を設
定するものや、その改良型として紙面あるいはフ
イルム等上の白部分の明るさが変化した場合でも
追従するように閾値を設定するものがある。後者
の場合、フイルム等上の回路パターン等のように
黒部分の濃度が比較的一定しているものは差しつ
かえないが、鉛筆書きのように濃度がばらつくも
のは黒部分のビデオ信号レベルに差が生じて忠実
な読取りが困難となる。このような場合の閾値と
しては、紙面あるいはフイルム等上の白部分の明
るさに対してだけでなく、黒部分の明るさに対し
ても考慮されなければならない。
本発明は、前記のような紙面あるいはフイルム
等上の白部分の明るさのみでなく、黒部分の明る
さ、すなわち紙面あるいはフイルム等上に書かれ
た文字および図形等の濃度に対しても追従し、文
字および図形等の理想的な二値化信号を得る事が
できる、光学読取装置における読取パターンのビ
デオ信号二値化処理回路を提供するものである。
等上の白部分の明るさのみでなく、黒部分の明る
さ、すなわち紙面あるいはフイルム等上に書かれ
た文字および図形等の濃度に対しても追従し、文
字および図形等の理想的な二値化信号を得る事が
できる、光学読取装置における読取パターンのビ
デオ信号二値化処理回路を提供するものである。
以下、本発明の実施例である第１図，第３図，
第４図およびその各部の波形を示す第２図に従つ
て、紙面上の鉛筆書きパターンの場合について説
明する。
第４図およびその各部の波形を示す第２図に従つ
て、紙面上の鉛筆書きパターンの場合について説
明する。
第１図において、第１の閾値発生回路１は任意
調整可能な基準電圧（第２図の波形１３ａ）を発
生し、該電圧を第１の閾値として第１の比較器２
の一方の入力端子に入力し、読取パターンのビデ
オ信号１３を他方の入力端子に入力して、この比
較器２によりビデオ信号１３を二値化し分配器３
に導く。分配器３は例えばカウンター回路であ
る。前記ビデオ信号１３は比較器２に入力される
と共に第１，第２ピークホールド回路にも入力さ
れており、分配器３の出力は、前記比較器２で二
値化されたビデオ信号波形１４の第１番目のパル
ス波形の立ち上がりから第２番目のパルス波形の
立ち上がりまで、さらに第３番目のパルス波形の
立ち上がりから第４番目のパルス波形の立ち上が
りまでというように、第（2n−１）番目のパル
ス波形の立ち上がりから第2n番目のパルス波形
の立ち上がりまでの間は第１のピークホールド回
路４を有効にし（第２図の波形１５）、また第2n
番目のパルス波形の立ち上がりから第（2n＋
１）番目のパルス波形の立ち上がりまでの間は第
２のピークホールド回路５を有効にする（第２図
の波形１６）ように構成されている。尚、両ピー
クホールド回路４，５は波形１５，１６が論理
“１”の時ピークホールドし、“０”の時リセトさ
れる。またｎは０を含まぬ正の整数である。
調整可能な基準電圧（第２図の波形１３ａ）を発
生し、該電圧を第１の閾値として第１の比較器２
の一方の入力端子に入力し、読取パターンのビデ
オ信号１３を他方の入力端子に入力して、この比
較器２によりビデオ信号１３を二値化し分配器３
に導く。分配器３は例えばカウンター回路であ
る。前記ビデオ信号１３は比較器２に入力される
と共に第１，第２ピークホールド回路にも入力さ
れており、分配器３の出力は、前記比較器２で二
値化されたビデオ信号波形１４の第１番目のパル
ス波形の立ち上がりから第２番目のパルス波形の
立ち上がりまで、さらに第３番目のパルス波形の
立ち上がりから第４番目のパルス波形の立ち上が
りまでというように、第（2n−１）番目のパル
ス波形の立ち上がりから第2n番目のパルス波形
の立ち上がりまでの間は第１のピークホールド回
路４を有効にし（第２図の波形１５）、また第2n
番目のパルス波形の立ち上がりから第（2n＋
１）番目のパルス波形の立ち上がりまでの間は第
２のピークホールド回路５を有効にする（第２図
の波形１６）ように構成されている。尚、両ピー
クホールド回路４，５は波形１５，１６が論理
“１”の時ピークホールドし、“０”の時リセトさ
れる。またｎは０を含まぬ正の整数である。
このようにすると、それぞれのピークホールド
回路４および５の出力波形はそれぞれ第２図の１
７および１８となり、これを加算器７で加算する
と波形１９が得られる。この加算器７の出力を適
当な比例電圧に変換する比例器１２（例えば抵抗
による分圧回路）に入力すれば、比例器１２の出
力として閾値信号（第２図の２０ａの波形出力）
が得られる。この比例器１２の出力を閾値として
比較器１１に導く。一方、ビデオ信号１３はアナ
ログ遅延回路１０にも入力され、該遅延回路１０
でビデオ信号１３を一定時間遅延させて遅延ビデ
オ信号２０ｂを得、これを比較器１１に導いてい
る。この遅延ビデオ信号２０ｂと閾値信号２０ａ
とを第２の比較器１１で比較出力すれば比較器１
１の出力として目的の二値化信号２１が得られ
る。このアナログ遅延回路１０に設けたのは、閾
値信号２０ａによりビデオ信号１３をそのまま比
較して二値化することは、閾値信号２０ａを得る
為の回路等の遅延の為、実際的でない為である。
回路４および５の出力波形はそれぞれ第２図の１
７および１８となり、これを加算器７で加算する
と波形１９が得られる。この加算器７の出力を適
当な比例電圧に変換する比例器１２（例えば抵抗
による分圧回路）に入力すれば、比例器１２の出
力として閾値信号（第２図の２０ａの波形出力）
が得られる。この比例器１２の出力を閾値として
比較器１１に導く。一方、ビデオ信号１３はアナ
ログ遅延回路１０にも入力され、該遅延回路１０
でビデオ信号１３を一定時間遅延させて遅延ビデ
オ信号２０ｂを得、これを比較器１１に導いてい
る。この遅延ビデオ信号２０ｂと閾値信号２０ａ
とを第２の比較器１１で比較出力すれば比較器１
１の出力として目的の二値化信号２１が得られ
る。このアナログ遅延回路１０に設けたのは、閾
値信号２０ａによりビデオ信号１３をそのまま比
較して二値化することは、閾値信号２０ａを得る
為の回路等の遅延の為、実際的でない為である。
このようにすればビデオ信号１３の鉛筆等の濃
淡による読取パターンのレベル２３に追従した閾
値との比較出力が得られ、読取パターンに忠実な
二値化信号が得られる。
淡による読取パターンのレベル２３に追従した閾
値との比較出力が得られ、読取パターンに忠実な
二値化信号が得られる。
第３図は本発明の他の実施例を示し、上記実施
例に一部回路を付加することにより、ビデオ信号
１３の紙面の白部分のレベル２２にも追従するよ
うにしたものである。加算器７の出力を加算増幅
器８の一方の入力端子に導く。制御回路９は第３
のピークホールド回路６のピークホールド開始時
を制御（例えばCCDの毎回の走査開始時を新し
いピーク値の検出およびホールドの開始時とす
る）し、一方ビデオ信号１３は紙面の白部分（背
景）の明るさのピークを検出保持する第３のピー
クホールド回路６に入力され、その出力は加算増
幅器８の他方の端子に入力される。入力された２
つの信号は加算増幅器８により加算され適当な大
きさに増幅され閾値信号２０ａが得られる。この
場合、第１図の回路と異なるのは、閾値信号２０
ａが紙面の白部分（背景）のレベル２２にも従つ
た閾値レベルとなつていることである。この加算
増幅器８の出力とアナログ遅延回路１０の出力と
を第２の比較器１１で比較出力すると、鉛筆の濃
淡による読取パターンのビデオ信号レベル２３に
加うるに、紙面の白部分の明るさの変動するレベ
ル２２にも追従した閾値との比較出力が得られ、
読取パターンにより忠実な二値化信号２１を得る
ことができる。
例に一部回路を付加することにより、ビデオ信号
１３の紙面の白部分のレベル２２にも追従するよ
うにしたものである。加算器７の出力を加算増幅
器８の一方の入力端子に導く。制御回路９は第３
のピークホールド回路６のピークホールド開始時
を制御（例えばCCDの毎回の走査開始時を新し
いピーク値の検出およびホールドの開始時とす
る）し、一方ビデオ信号１３は紙面の白部分（背
景）の明るさのピークを検出保持する第３のピー
クホールド回路６に入力され、その出力は加算増
幅器８の他方の端子に入力される。入力された２
つの信号は加算増幅器８により加算され適当な大
きさに増幅され閾値信号２０ａが得られる。この
場合、第１図の回路と異なるのは、閾値信号２０
ａが紙面の白部分（背景）のレベル２２にも従つ
た閾値レベルとなつていることである。この加算
増幅器８の出力とアナログ遅延回路１０の出力と
を第２の比較器１１で比較出力すると、鉛筆の濃
淡による読取パターンのビデオ信号レベル２３に
加うるに、紙面の白部分の明るさの変動するレベ
ル２２にも追従した閾値との比較出力が得られ、
読取パターンにより忠実な二値化信号２１を得る
ことができる。
第４図は更に他の実施例を示すものである。第
１の閾値発生回路１の第１の閾値として第３のピ
ークホールド回路６の出力を用い、加算器７の出
力を比例器１２を通して閾値信号２０ａを得、第
２の比較器１１でアナログ遅延回路１０の出力と
比較し二値化信号２１を得る回路で、効果は第３
図と同じである。
１の閾値発生回路１の第１の閾値として第３のピ
ークホールド回路６の出力を用い、加算器７の出
力を比例器１２を通して閾値信号２０ａを得、第
２の比較器１１でアナログ遅延回路１０の出力と
比較し二値化信号２１を得る回路で、効果は第３
図と同じである。
以上のように本発明は、従来の一般的に使われ
ている簡単な回路の組み合わせにより、紙質によ
る反射率の違い、光源の劣化による紙面の白部分
の明るさの変動や鉛筆等の濃度ムラにも正確に追
従して、理想的な閾値を設定して書かれた文字お
よび図形等の読取パターンに忠実な二値化信号を
得ることができ、その効果は絶大である。
ている簡単な回路の組み合わせにより、紙質によ
る反射率の違い、光源の劣化による紙面の白部分
の明るさの変動や鉛筆等の濃度ムラにも正確に追
従して、理想的な閾値を設定して書かれた文字お
よび図形等の読取パターンに忠実な二値化信号を
得ることができ、その効果は絶大である。
第１図，第３図，第４図は本発明の実施例を示
すブロツク図、第２図は各部の波形を示す図であ
る。 １：第１の閾値発生回路、２：第１の比較器
（第１の比較回路）、３：分配器、４，５，６：第
１，第２，第３のピークホールド回路、７：加算
器（加算回路）、８：加算増幅器（加算増幅回
路）、９：制御回路、１０：アナログ遅延回路、
１１：第２の比較器（第２の比較回路）、１２：
比例器（比例回路）。
すブロツク図、第２図は各部の波形を示す図であ
る。 １：第１の閾値発生回路、２：第１の比較器
（第１の比較回路）、３：分配器、４，５，６：第
１，第２，第３のピークホールド回路、７：加算
器（加算回路）、８：加算増幅器（加算増幅回
路）、９：制御回路、１０：アナログ遅延回路、
１１：第２の比較器（第２の比較回路）、１２：
比例器（比例回路）。
Claims (1)
- 【特許請求の範囲】 １ ビデオ信号波形を閾値との比較動作で二値化
する回路において、第１の閾値発生回路と、ビデ
オ信号波形を該第１の閾値発生回路の第１の閾値
で二値化出力する第１の比較回路と、該第１の比
較回路出力の第（2n−１）番目のパルス波形の
立ち上がりから第（2n）番目のパルス波形の立
ち上がりまでの間におけるビデオ信号波形をピー
クホールドする第１のピークホールド回路と、前
記第１の比較回路出力の第（2n）番目のパルス
波形の立ち上がりから第（2n＋１）番目のパル
ス波形の立ち上がりまでの間におけるビデオ信号
波形をピークホールドする第２のピークホールド
回路と、前記二つのピークホールド回路からの出
力信号を加算する加算回路と、該加算回路の出力
を比例電圧に変換する比例回路と、ビデオ信号を
一定時間遅延させるアナログ遅延回路と、前記比
例回路出力を第２の閾値とし前記アナログ遅延回
路出力との比較出力を得る第２の比較回路とから
なるビデオ信号二値化処理回路。 ２ 前記第１の閾値発生回路の第１の閾値が、制
御回路によりピークホールド開始時を制御され且
つ紙面の白部分の明るさのビデオ信号波形のピー
クを検出保持する第３のピーク検出回路の出力で
ある特許請求の範囲第１項に記載のビデオ信号二
値化処理回路。 ３ ビデオ信号波形を閾値との比較動作で二値化
する回路において、第１の閾値発生回路と、ビデ
オ信号波形を該第１の閾値発生回路の第１の閾値
で二値化出力する第１の比較回路と、該第１の比
較回路出力の第（2n−１）番目のパルス波形の
立ち上がりから第（2n）番目のパルス波形の立
ち上がりまでの間におけるビデオ信号波形をピー
クホールドする第１のピークホールド回路と、前
記第１の比較回路出力の第（2n）番目のパルス
波形の立ち上がりから第（2n＋１）番目のパル
ス波形の立ち上がりまでの間におけるビデオ信号
波形をピークホールドする第２のピークホールド
回路と、前記二つのピークホールド回路からの出
力信号を加算する加算回路と、ビデオ信号を一定
時間遅延させるアナログ遅延回路と、制御回路に
よりピークホールド開始時を制御され且つ紙面の
白部分の明るさのビデオ信号波形のピークを検出
保持する第３のピークホールド回路と、該第３の
ピークホールド回路の出力と前記加算回路の出力
とを加算し第２の閾値を得る加算増幅回路と、そ
の第２の閾値と前記アナログ遅延回路の出力との
比較出力を得る第２の比較回路とからなるビデオ
信号二値化処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017816A JPS57132473A (en) | 1981-02-09 | 1981-02-09 | Binary coding circuit for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017816A JPS57132473A (en) | 1981-02-09 | 1981-02-09 | Binary coding circuit for video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132473A JPS57132473A (en) | 1982-08-16 |
| JPS6149872B2 true JPS6149872B2 (ja) | 1986-10-31 |
Family
ID=11954255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017816A Granted JPS57132473A (en) | 1981-02-09 | 1981-02-09 | Binary coding circuit for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132473A (ja) |
-
1981
- 1981-02-09 JP JP56017816A patent/JPS57132473A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132473A (en) | 1982-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2166921A (en) | Dual-mode image processing | |
| US4764916A (en) | Reading circuit for an optical disk apparatus | |
| JPS61218277A (ja) | ダイナミツク スレシユホールド バイナリ イメージ ジエネレータ | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPS6149872B2 (ja) | ||
| US5506411A (en) | Optical reader with improved response to change in reflected signal | |
| US4367441A (en) | Method and circuit arrangement for shaping a signal waveform | |
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| US5321526A (en) | White level detection circuit for an optical image reader | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2675079B2 (ja) | ２値化処理回路 | |
| JPS5813065B2 (ja) | ２値信号検出回路 | |
| JPS6190283A (ja) | 背景濃度補償回路 | |
| JPH0345081A (ja) | ドリフト補正回路 | |
| SU1061161A1 (ru) | Устройство дл двухуровневого квантовани сигналов считывани | |
| JPS6019708B2 (ja) | 画信号２値化回路 | |
| JPS61251363A (ja) | 画像読取り装置 | |
| JPS60157376A (ja) | 映像信号処理回路 | |
| JPS54158116A (en) | Automatic contrast adjusting device | |
| JPS6221099Y2 (ja) | ||
| JPS6052474B2 (ja) | デイジタル信号補正方法 | |
| JPS627266A (ja) | 画像処理装置 | |
| JPH0731623Y2 (ja) | 原稿読取信号の２値化回路 | |
| JPH04342087A (ja) | 文字読取装置 | |
| JPS58120111A (ja) | アナログ映像信号の二値化器 |