JPS6146173A - フライバツク形ｄｃ−ｄｃコンバ−タ - Google Patents
フライバツク形ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS6146173A JPS6146173A JP16863584A JP16863584A JPS6146173A JP S6146173 A JPS6146173 A JP S6146173A JP 16863584 A JP16863584 A JP 16863584A JP 16863584 A JP16863584 A JP 16863584A JP S6146173 A JPS6146173 A JP S6146173A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- primary winding
- capacitor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の、属する技術分野）
本発明はスイッチング動作に伴ない発生する、スパイク
状の電圧を吸収する回路における損失の削減を考慮した
フライバック形ＤＣ−ＤＣコンバータ、さらに詳しく云
えば外部駆動形のフライバック形ＤＣ−ＤＣコンバータ
に関スル。
状の電圧を吸収する回路における損失の削減を考慮した
フライバック形ＤＣ−ＤＣコンバータ、さらに詳しく云
えば外部駆動形のフライバック形ＤＣ−ＤＣコンバータ
に関スル。
（従来の技術）
フライバック形ＤＣ−ＤＣコンバータにおりて外部駆動
形に分類されるものは第３図に示すような構成が一般的
である。
形に分類されるものは第３図に示すような構成が一般的
である。
第３図はトランスの一次側が、外部パルステ駆動される
トランジスタ回路および抵抗とコンデンサよりなる吸収
回路で、二次側がダイオードとコンデンサよりなる整流
回路で構成された外部駆動形フライバック形ＤＣ−ＤＣ
コンバータの回路図である。
トランジスタ回路および抵抗とコンデンサよりなる吸収
回路で、二次側がダイオードとコンデンサよりなる整流
回路で構成された外部駆動形フライバック形ＤＣ−ＤＣ
コンバータの回路図である。
端子５１からは図に示されるような極性で直流電圧が入
力され、端子５５に外部駆動のパルス電圧ｖ１が印加さ
れる。このパルス電圧Ｖｌに応答してスイッチング素子
としてのトランジスタＱ１が導通状態になると、電流ｉ
１はトランスＴ１の一次巻線ＴｌＣＡ）およびトランジ
スタＱ１を流れ直流入力電源の負側に流入する。このと
きトランスＴ１の一次巻線Ｔｌ囚には誘導エネルギーが
蓄積される。パルス電圧Ｖｌが終止すると蓄積された誘
導エネルギーはトランスＴ１の二次４１１１Ｔ１（Ｂｌ
全通して１、整′流回路ｌに放出される。この放出によ
り、トランスＴ１の一次＝ｉＳ線ＴＩ囚には出力端子電
圧と、トランスＴ１の一次、二次巻数比によって決まる
電圧が誘起され、この電圧が直流入力電圧Ｂｓに加算さ
れて、トランジスタＱｌのコレクタとエミッタとの間に
印加される。
力され、端子５５に外部駆動のパルス電圧ｖ１が印加さ
れる。このパルス電圧Ｖｌに応答してスイッチング素子
としてのトランジスタＱ１が導通状態になると、電流ｉ
１はトランスＴ１の一次巻線ＴｌＣＡ）およびトランジ
スタＱ１を流れ直流入力電源の負側に流入する。このと
きトランスＴ１の一次巻線Ｔｌ囚には誘導エネルギーが
蓄積される。パルス電圧Ｖｌが終止すると蓄積された誘
導エネルギーはトランスＴ１の二次４１１１Ｔ１（Ｂｌ
全通して１、整′流回路ｌに放出される。この放出によ
り、トランスＴ１の一次＝ｉＳ線ＴＩ囚には出力端子電
圧と、トランスＴ１の一次、二次巻数比によって決まる
電圧が誘起され、この電圧が直流入力電圧Ｂｓに加算さ
れて、トランジスタＱｌのコレクタとエミッタとの間に
印加される。
トランスＴ１の二次巻線Ｔｌ（Ｂ）の誘導エネルギーの
放出が終止すると初期の状態すなわちトランジスタＱ１
のコレクタとエミッタとの間に印加される電圧ｖ１が直
流入力電圧Ｅｉに等しい゛ 状態に復帰する。以下外部
駆動パルス電圧ｖ１が端子５５に印加されて、前述の動
作経過がＭｋ）返される。
放出が終止すると初期の状態すなわちトランジスタＱ１
のコレクタとエミッタとの間に印加される電圧ｖ１が直
流入力電圧Ｅｉに等しい゛ 状態に復帰する。以下外部
駆動パルス電圧ｖ１が端子５５に印加されて、前述の動
作経過がＭｋ）返される。
第４図はこのような動作経過における各部の波形図であ
る。図において（ａ）は外部駆動のパルス電圧ｖ１、（
ｂ）はトランジスタＱ１を流れる電流ｉ１、（ｃ）はト
ラｙｘＴｌの二次巻線Ｔ１３）を流れる電流ｉ ２ 、
（ａ）はトランジスタＱ１のコレクタとエミッタ間の電
圧ｖｌ等の動作波形である。
る。図において（ａ）は外部駆動のパルス電圧ｖ１、（
ｂ）はトランジスタＱ１を流れる電流ｉ１、（ｃ）はト
ラｙｘＴｌの二次巻線Ｔ１３）を流れる電流ｉ ２ 、
（ａ）はトランジスタＱ１のコレクタとエミッタ間の電
圧ｖｌ等の動作波形である。
トランジスタＱ１のコレクタとエミッタとの間の電圧Ｖ
ｚは−１が終止する時点およびｉ２が終止する時点にお
いてスパイク状電圧を生じている。このスパイク状電圧
は、トランスＴ１の一次巻線と二次巻線間に存在する漏
洩インダクタンスが主な原因である。このスパイク状電
圧は、入力電源電圧ｇ＝に比し極めて大きな値となし、
スイッチング素子としてのトランジスタＱｌ’を電圧破
壊する恐れがある。そのためにスパイク状電圧を吸収す
るための抵抗几１とコンデンサ０１の直列回路よりなる
吸収回路がトランジスタＱ１に並列に接続されている。
ｚは−１が終止する時点およびｉ２が終止する時点にお
いてスパイク状電圧を生じている。このスパイク状電圧
は、トランスＴ１の一次巻線と二次巻線間に存在する漏
洩インダクタンスが主な原因である。このスパイク状電
圧は、入力電源電圧ｇ＝に比し極めて大きな値となし、
スイッチング素子としてのトランジスタＱｌ’を電圧破
壊する恐れがある。そのためにスパイク状電圧を吸収す
るための抵抗几１とコンデンサ０１の直列回路よりなる
吸収回路がトランジスタＱ１に並列に接続されている。
第４図（ｄ）の電圧ｖ１の波形図に示されるスパイク状
電圧はこの吸収回路を用いてスパイク状電圧を抑制した
結果にシいて生じている残留電圧である。
電圧はこの吸収回路を用いてスパイク状電圧を抑制した
結果にシいて生じている残留電圧である。
このスパイク状電圧の吸収回路を形成する抵抗Ｒ＋１と
コンデンサＣ１には、スイッチング動作時相当のパルス
電流が流れ、抵抗′ＦＬ１において熱損失を生じる。こ
の吸収回路ＶＣおける熱損失の比重はＤＣ−ＤＣコンバ
ータの動作周波数が高い場合には増大し、ＤＣ−ＤＣコ
ンバータの効率を著しく劣化させる。すなわちスイッチ
ング動作時に発生するスパイク状電圧吸収回路として、
抵抗とコンデンサとを含む吸収回路を用いているため、
吸収回路における損失が動作周波数の大きさに伴ない増
大するとともに充分にスパイク状電圧を除去できず、そ
のためにＤＣ−ＤＣコンバータ回路および入力電源ライ
ンに悪影響を及ぼすという欠点があった。
コンデンサＣ１には、スイッチング動作時相当のパルス
電流が流れ、抵抗′ＦＬ１において熱損失を生じる。こ
の吸収回路ＶＣおける熱損失の比重はＤＣ−ＤＣコンバ
ータの動作周波数が高い場合には増大し、ＤＣ−ＤＣコ
ンバータの効率を著しく劣化させる。すなわちスイッチ
ング動作時に発生するスパイク状電圧吸収回路として、
抵抗とコンデンサとを含む吸収回路を用いているため、
吸収回路における損失が動作周波数の大きさに伴ない増
大するとともに充分にスパイク状電圧を除去できず、そ
のためにＤＣ−ＤＣコンバータ回路および入力電源ライ
ンに悪影響を及ぼすという欠点があった。
（発明の目的）
本発明の目的は上記欠点を除去するもので、抵抗素子を
含まないスパイク状電圧吸収機能を付与して、スイッチ
ング素子の電圧破壊を防止し、外部への伝導および輻射
ノイズを低減するとともに効率の良いフライバック形Ｄ
Ｃ−ＤＣコンバータを提供することにある。
含まないスパイク状電圧吸収機能を付与して、スイッチ
ング素子の電圧破壊を防止し、外部への伝導および輻射
ノイズを低減するとともに効率の良いフライバック形Ｄ
Ｃ−ＤＣコンバータを提供することにある。
（発明の構成）
前記目的を達成するために本発明によるフライバック形
ＤＣ−ＤＣコンバータは直流入力を、外部駆動パルスに
より制御されるトランジスタだより断続し、トランスを
介して誘起される電圧を整流して出力する形式のフライ
バック形ＤＯ−ＤＣコンバータにおりて、前記トランス
の一次巻線を第１の一次巻線と第２の一次巻線よ）構成
し、前記直流入力の正側端子を前記に１の一次巻線を介
して前記トランジスタのコレクタに接続するとともにダ
イオードのカソードに接続し、前記ダイオードのアノー
ドをコンデンサを介して前記トランジスタのコレクタに
接続するとともに前記第２の一次巻線を介して前記トラ
ンジスタのエミッタに接続し、前記トランジスタのエミ
ッタを前記直流入力の負側端子に接続しである。
ＤＣ−ＤＣコンバータは直流入力を、外部駆動パルスに
より制御されるトランジスタだより断続し、トランスを
介して誘起される電圧を整流して出力する形式のフライ
バック形ＤＯ−ＤＣコンバータにおりて、前記トランス
の一次巻線を第１の一次巻線と第２の一次巻線よ）構成
し、前記直流入力の正側端子を前記に１の一次巻線を介
して前記トランジスタのコレクタに接続するとともにダ
イオードのカソードに接続し、前記ダイオードのアノー
ドをコンデンサを介して前記トランジスタのコレクタに
接続するとともに前記第２の一次巻線を介して前記トラ
ンジスタのエミッタに接続し、前記トランジスタのエミ
ッタを前記直流入力の負側端子に接続しである。
前記構成によればコンデンサによりスパイク状電圧は完
全に除去され、また、吸収回路には抵抗素子を含んでい
ないので本発明の目的は完全に達成される。
全に除去され、また、吸収回路には抵抗素子を含んでい
ないので本発明の目的は完全に達成される。
（実 雄側）
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるフライバック形ＤＣ−ＤＣコンバ
ータ、の実°雄側を示す回路図′Ｃある。トランスＴ２
は第１の一次巻線Ｔ２（Ａ）と第２の一次巻線Ｔ ２
（Ｂ）と二次巻線Ｔ２０とから構成され、−次側の回路
にはスイッチング素子として作用するトランジスタＱ２
、ダイオードＤ３、コンデンサ０３が接続され、二次側
の回路にはダイオードＤ４、コンデンサ０４よりなる整
流回路が接続されている。
ータ、の実°雄側を示す回路図′Ｃある。トランスＴ２
は第１の一次巻線Ｔ２（Ａ）と第２の一次巻線Ｔ ２
（Ｂ）と二次巻線Ｔ２０とから構成され、−次側の回路
にはスイッチング素子として作用するトランジスタＱ２
、ダイオードＤ３、コンデンサ０３が接続され、二次側
の回路にはダイオードＤ４、コンデンサ０４よりなる整
流回路が接続されている。
端子５３から図に示される極性で直流電圧ｇｉが入力さ
れる。また、端子５６には外部駆動のパルス電圧ｖ２
が印加される。このパルス電圧ｖ２の印加によυスイッ
チング素子としてのトランジスタＱ２が導通状態にな）
、電流ｉ３はトランスＴ２の一次巻線の内の巻線Ｔ２（
Ａ）およびトランジスタＱ２に流れ、直流入力電源の負
側に流入する。この時点においてトランスＴ２の一次巻
線中の巻線Ｔ２（Ｂ）に誘起される起電力により、−次
巻線Ｔ２（Ａ）とＴ２ＣＢ）との巻線が等しければダイ
オードＤ３のカソードとアノードとの間に加わる電圧ｖ
３は電圧Ｅ１の大略２倍の電圧となる。パルス電圧ｖ２
が終止すると、トランジスタＱ２に流れる電流ｉ３は零
となり、トランスＴ２の二次巻線ＴｚｌＯ１に急激に電
流が流れ始め、一定の傾斜をもって減少し、零となる。
れる。また、端子５６には外部駆動のパルス電圧ｖ２
が印加される。このパルス電圧ｖ２の印加によυスイッ
チング素子としてのトランジスタＱ２が導通状態にな）
、電流ｉ３はトランスＴ２の一次巻線の内の巻線Ｔ２（
Ａ）およびトランジスタＱ２に流れ、直流入力電源の負
側に流入する。この時点においてトランスＴ２の一次巻
線中の巻線Ｔ２（Ｂ）に誘起される起電力により、−次
巻線Ｔ２（Ａ）とＴ２ＣＢ）との巻線が等しければダイ
オードＤ３のカソードとアノードとの間に加わる電圧ｖ
３は電圧Ｅ１の大略２倍の電圧となる。パルス電圧ｖ２
が終止すると、トランジスタＱ２に流れる電流ｉ３は零
となり、トランスＴ２の二次巻線ＴｚｌＯ１に急激に電
流が流れ始め、一定の傾斜をもって減少し、零となる。
この間はトランスＴ２の二次巻線から第１の一次巻線Ｔ
２（Ａ）に誘起される電圧と直流入力電圧Ｅ１の和の電
圧ｖ２がトランジスタＱ２のコレクターエミッタ間に接
続される。この後、電圧ｖ２およびｖ３は初期の状態す
なわち電圧ｇｔに等しｂ状態に復帰する。以下、外部駆
動のパルス電圧ｖ２が周期的に端子５６に印加され、前
述の動作が繰シ返される。
２（Ａ）に誘起される電圧と直流入力電圧Ｅ１の和の電
圧ｖ２がトランジスタＱ２のコレクターエミッタ間に接
続される。この後、電圧ｖ２およびｖ３は初期の状態す
なわち電圧ｇｔに等しｂ状態に復帰する。以下、外部駆
動のパルス電圧ｖ２が周期的に端子５６に印加され、前
述の動作が繰シ返される。
第２図はこのような動作における各部の波形図である。
図において、（ａ）は外部駆動のパルス電圧ｖ２、（ｂ
）はトランジスタＱ２？流れる電流ｉ３、（Ｃ）はトラ
ンスＴ２の二次巻線を流れる電流ｔ ４． （ａ）はト
ランジスタＱ２のコレクタとエミッタとの間の電圧ｖ２
、（ｅ）はダイオードＤ３のカソードとアノードとの間
の電圧ｖ３の動作、波形を示す。トランジスタＱ２のコ
レクタとエミッタとの間の電圧Ｖ２に注目すると、電流
６３が終止する時点において、従来例の場合と同様にス
パイク状電圧の発生する条件が潜在する。
）はトランジスタＱ２？流れる電流ｉ３、（Ｃ）はトラ
ンスＴ２の二次巻線を流れる電流ｔ ４． （ａ）はト
ランジスタＱ２のコレクタとエミッタとの間の電圧ｖ２
、（ｅ）はダイオードＤ３のカソードとアノードとの間
の電圧ｖ３の動作、波形を示す。トランジスタＱ２のコ
レクタとエミッタとの間の電圧Ｖ２に注目すると、電流
６３が終止する時点において、従来例の場合と同様にス
パイク状電圧の発生する条件が潜在する。
しかし、−次巻線Ｔ２（Ａ）とトランジスタＱ２の゛コ
レクタとの接続点と、−次巻線Ｔｚ（Ｂ）とダイオード
Ｄ４のアノードとの接続点との間に所定容量のコンデン
サＣ３が接続されているので、このコンデンサＣ３の働
により、スイッチング動作時に発生するスパイク状電圧
の２ Ｅ ｉを瞳える部分は吸収されてしまい、第２図
に示すように２ Ｅ ｉにカットされる。
レクタとの接続点と、−次巻線Ｔｚ（Ｂ）とダイオード
Ｄ４のアノードとの接続点との間に所定容量のコンデン
サＣ３が接続されているので、このコンデンサＣ３の働
により、スイッチング動作時に発生するスパイク状電圧
の２ Ｅ ｉを瞳える部分は吸収されてしまい、第２図
に示すように２ Ｅ ｉにカットされる。
しかも、コンデンサ０３からなる吸収回路には抵抗素子
が含まれていないので従来例に見られるよう表抵抗損失
は全く存在しな−。
が含まれていないので従来例に見られるよう表抵抗損失
は全く存在しな−。
なお、前述のように一次側における外部駆動パルス電圧
によるスイッチング動作にょシトランスＴ２を介して２
次側に交流電力が発生し整流回路２により所定の電圧の
直流が端子５４を介して出力されることは従来例と異な
らない。
によるスイッチング動作にょシトランスＴ２を介して２
次側に交流電力が発生し整流回路２により所定の電圧の
直流が端子５４を介して出力されることは従来例と異な
らない。
（発明の効果）
本発明は以上、詳しく説明したように構成されているの
で、スイッチング動作を通じて発生する供給直流電圧の
２倍を越えるスパイク状電圧を完全吸収してトランジス
タを電圧破壊から防止し、外部への伝導および輻射ノイ
ズを低減できる。また、吸収回路には抵抗素子を用いて
いないので、吸収回路における損失を全く除去し、変換
効率を向上させることができるという効果がある。
で、スイッチング動作を通じて発生する供給直流電圧の
２倍を越えるスパイク状電圧を完全吸収してトランジス
タを電圧破壊から防止し、外部への伝導および輻射ノイ
ズを低減できる。また、吸収回路には抵抗素子を用いて
いないので、吸収回路における損失を全く除去し、変換
効率を向上させることができるという効果がある。
第１図は本発明によるフライバック形ＤＯ−ＤＯコンバ
ータの実施例を示す回路図、第２図は第１図の動作全説
明するための各部の波形図である。第３図は従来の外部
起動形フライバック形ＤＣ−ＤＣコ／バータの回路図、
第４図は第３図の動作を説明するための各部の波形図で
ある。 １．２・・・整流回路 ５１〜５６・・・端子Ｑｚ
、Ｑｚ・・・トランジスタ Ｄ１〜Ｄ４・・・ダイオード Ｔｌ 、’Ｉ’２・・・トランス ０１〜０４・・・コンデンサ Ｒ１・・・抵抗 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第２図 第３図 第４図
ータの実施例を示す回路図、第２図は第１図の動作全説
明するための各部の波形図である。第３図は従来の外部
起動形フライバック形ＤＣ−ＤＣコ／バータの回路図、
第４図は第３図の動作を説明するための各部の波形図で
ある。 １．２・・・整流回路 ５１〜５６・・・端子Ｑｚ
、Ｑｚ・・・トランジスタ Ｄ１〜Ｄ４・・・ダイオード Ｔｌ 、’Ｉ’２・・・トランス ０１〜０４・・・コンデンサ Ｒ１・・・抵抗 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽第２図 第３図 第４図
Claims (1)
- 直流入力を、外部駆動パルスにより制御されるトランジ
スタにより断続し、トランスを介して誘起される電圧を
整流して出力する形式のフライバック形ＤＣ−ＤＣコン
バータにおいて、前記トランスの一次巻線を第１の一次
巻線と第２の一次巻線より構成し、前記直流入力の正側
端子を前記第１の一次巻線を介して前記トランジスタの
コレクタに接続するとともにダイオードのカソードに接
続し、前記ダイオードのアノードをコンデンサを介して
前記トランジスタのコレクタに接続するとともに前記第
２の一次巻線を介して前記トランジスタのエミッタに接
続し、前記トランジスタのエミッタを前記直流入力の負
側端子に接続したことを特徴とするフライバック形ＤＣ
−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16863584A JPS6146173A (ja) | 1984-08-10 | 1984-08-10 | フライバツク形ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16863584A JPS6146173A (ja) | 1984-08-10 | 1984-08-10 | フライバツク形ｄｃ−ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146173A true JPS6146173A (ja) | 1986-03-06 |
Family
ID=15871695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16863584A Pending JPS6146173A (ja) | 1984-08-10 | 1984-08-10 | フライバツク形ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146173A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103575A (ja) * | 1982-12-06 | 1984-06-15 | Nec Corp | Ｄｃ−ｄｃコンバ−タ |
-
1984
- 1984-08-10 JP JP16863584A patent/JPS6146173A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103575A (ja) * | 1982-12-06 | 1984-06-15 | Nec Corp | Ｄｃ−ｄｃコンバ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0622891B1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| EP0571067B1 (en) | Forward converter with two active switches and unity power factor capability | |
| US5898581A (en) | Active snubber for buck-based converters and method of operation thereof | |
| US6097614A (en) | Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry | |
| US4280174A (en) | DC-DC Converter | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP2996014B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0681498B2 (ja) | スナバ回路 | |
| JPH01295675A (ja) | 直流電源装置用スナバ回路 | |
| JPS6146173A (ja) | フライバツク形ｄｃ−ｄｃコンバ−タ | |
| JPH0670543A (ja) | 直列共振コンバータ | |
| JPS61147777A (ja) | スイツチング電源回路 | |
| JPS6361869B2 (ja) | ||
| US11063519B2 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JP2666133B2 (ja) | 電力変換装置 | |
| JP3275856B2 (ja) | 電力変換装置 | |
| JPH05211767A (ja) | フォワードコンバータのスナバ回路 | |
| JP2861430B2 (ja) | 整流回路 | |
| JPS6169371A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPS6361873B2 (ja) | ||
| JPH11332251A (ja) | 電流制御型インバータ回路、その制御方法、コンデン サ充電器及びそれを備えたレーザ装置 | |
| JPS6142276A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ |