JPS6145434B2

JPS6145434B2 -

Info

Publication number: JPS6145434B2
Application number: JP6422078A
Authority: JP
Inventors: Taishin Katayama; Takahiro Yamazaki; Toshuki Katagiri
Original assignee: NEC Home Electronics Ltd
Current assignee: NEC Home Electronics Ltd
Priority date: 1978-05-31
Filing date: 1978-05-31
Publication date: 1986-10-08
Also published as: JPS54156423A

Description

【発明の詳細な説明】本発明は、デジタルICを用いた所謂ピクチヤ
ー・イン・ピクチヤーTV受像機に関する。

標準画像内にモニタ用小画像（以下、単に小画
像と称する）を同時に映し出すピクチヤー・イ
ン・ピクチヤーTV受像機では、標準画像用の受
像信号と小画像用のそれとで位相差があるという
事実から小画像用のビデオ信号を一時的に記憶す
るメモリを備えていることが多い。

従来、このメモリとしてアナログメモリを使用
することが一般的であり、コンデンサとトランジ
スタより成るバケツト・ブリゲート素子
（BBD）が提案されている。そしてさらに信号の
減衰を小さくするために、マトリツクス状に構成
したBBDが提案されている。

しかしながら、このような改良されたアナログ
メモリに対しても、より良好なコントラストを有
する小画像を得るために、さらに改良が望まれて
いた。そしてまた、アナログメモリを用いる場合
には、小画像の静止像を得ることが困難であつ
た。

本発明の目的は、良好なコントラストの小画像
を得ると共に、これを静止可能とするピクチヤ
ー・イン・ピクチヤーTV受像機を提供すること
にある。

また、本発明の要旨は、大画面用チユーナ、大
画面用中間周波数増巾および検波回路、大画面用
同期分離回路、小画面用チユーナ、小画面用中間
周波数増巾および検波回路、ならびに小画面用同
期分離回路を備えており、大画面および小画面に
同時にかつ選局回路によりそれぞれ希望する局か
らの放送を選択的に受信可能であるテレビ受像機
であつて、前記大画面用同期分離回路からの大画
面垂直同期信号および大画面水平同期信号、なら
びに前記小画面用同期分離回路からの小画面垂直
同期信号および小画面水平同期信号を受けるメモ
リ制御回路と、前記小画面用中間周波数増巾およ
び検波回路からの小画面用ビデオ信号をＡ／Ｄ変
換するためのＡ／Ｄ変換器と、前記メモリ制御回路の指令に基づいて、前記
Ａ／Ｄ変換器でＡ／Ｄ変換された第１フイールド
の小画面用ビデオ信号の書込みおよび読出しを行
う第１のデジタルICメモリと、前記第１フイー
ルドの小画面用ビデオ信号が書込まれていると
き、前記Ａ／Ｄ変換器でＡ／Ｄ変換された第２フ
イールドの小画面用ビデオ信号の読出しを行い、
前記第１フイールドの小画面用ビデオ信号が読出
されているとき、前記Ａ／Ｄ変換器でＡ／Ｄ変換
された第２フイールドの小画面用ビデオ信号の書
込みを行う第２のデジタルICメモリからなり、
書込み期間と読出し期間の合計が１フイールドの
期間以下に制御される小画面用デジタルビデオ信
号記憶装置と、前記記憶装置のデジタル出力をア
ナログ化するためのＤ／Ａ変換器と、前記大画面
用中間周波数増巾および検波回路の大画面用ビデ
オ信号あるいは前記Ｄ／Ａ変換器の小画面用ビデ
オ信号を、前記メモリ制御回路の指令に基づいて
選択するスイツチング回路とを備えたことを特徴
とする、デジタルICメモリを用いたテレビ受像
機である。

以下、図面を参照して、本発明を実施例に基づ
いて説明する。

第１図は、本発明の一実施例を示す概略ブロツ
ク図である。

本実施例装置は、大別すれば、単一画面のみを
受像可能な通常のカラーTV受像機に相当する大
画面用受像回路１と、小画面用受像回路２とを備
えている。

まず、アンテナ３でTV受像用信号を受信し、
これを大画面用信号および小画面用信号の相互干
渉を防止するための分配器４を介して、大画面用
および小画面用受像回路１，２へ入力する。

大画面用受像回路１は、その概略を示せば、大
画面用チユーナ１１、中間周波増巾及び検波回路
１２、同期分離回路１３、映像増巾回路１４、ブ
ラウン管１５、音声増巾回路１６およびスピーカ
ー１７を備えている。これらの間の接続および作
用効果は、通常のTV受像機のものと同一である
ので説明を省略する。

一方、分配器４の出力は、小画面用受像回路２
にも加えられる。この回路においては、従来のピ
クチヤー・イン・ピクチヤーTV受像機に見られ
るとおり、小画像用チユーナ２１ならびに中間周
波数増巾および検波回路２２を介して、小画面用
ビデオ信号を得ている。しかし、本発明では、こ
のビデオ信号をBBDの如きのアナログメモリに
入力するのではなく、デジタルICメモリへ入力
するものである。

まず、概略的に述べると、小画面用ビデオ信号
は、Ａ／Ｄ変換器２３でデジタル信号に変換し、
第１フイールドと第２フイールドの小画面用ビデ
オ信号にそれぞれ対応する第１のメモリ部と第２
のメモリ部を備えたデジタルICメモリ２４に書
き込まれ、さらに後述のようにして読み出された
信号をＤ／Ａ変換器２５でアナログ化し、アナロ
グスイツチ２６および映像増巾回路１４を経て、
ブラウン管１５に映し出す。

小画面用ビデオ信号は、また、同期分離回路２
７へ加えられ、小画面用ビデオ信号に含まれる垂
直および水平同期信号を検出、分離して、メモリ
制御回路２８へ加える。このメモリ制御回路２８
には、前記大画面用受像回路１に設けた同期分離
回路１３に分離される水画面用ビデオ信号に含ま
れていた垂直および水平同期信号が加えられる。
そして、この４種の同期信号に基づいて、メモリ
制御回路２８は同期分離回路２７に入力した小画
面用ビデオ信号が第１フイールドであるか第２フ
イールドであるかを判定し、第１フイールドであ
ればデジタルICメモリ２４の第１のメモリ部
へ、第２フイールドであればデジタルICメモリ
２４の第２のメモリ部へそれぞれ書込み指令信号
あるいは読出し指令信号を出力し、さらにアナロ
グスイツチ２６には切換え指令信号を出力する。

このとき、メモリ制御回路２８の指令に基づい
て、デジタルICメモリ２４は書込み期間と読出
し期間の合計が１フイールドの期間以下となるよ
うに制御される。

また、中間周波数増巾および検波回路２２の出
力信号を音声部増巾回路３０を介して、小画面用
音声出力として与えるのが好ましく、例えば、こ
れをイヤホーンで聴取することが可能である。

さらに、選局回路５を設け、大画面および小画
面のそれぞれの受信希望チヤンネルを逐次、選択
可能にしてある。

次に、本発明の特定の実施例を説明するが、以
下に用いる数値等およびこれに関連して定まる構
成に限るものではなく、後述する説明の趣旨に沿
つて種々に変形可能である。

まず、小画面の面積を大画面のそれの1/9とす
る。そして、小画面用ビデオ信号の全部をサンプ
リングしても良いが、本実施例では限られたメモ
リのクロツク周波数や容量で解像度の良好な小画
面を得るために、次のようにサンプリング範囲を
定めた。

第２図に示す如く、通常のTV映像信号期間
は、水平方向が52.5μsec、垂直方向が483本であ
り、一方、メモリ容量は、２ⁿの倍数となるよう
に選択するのが好適であるから、ここでは垂直方
向に128本の水平走査線を抽出して小画面を構成
することにする。また、小画面の高さを水画面の
高さの1/3とするには、３本のうちの一本の水平
走査線を抽出すれば良く、サンプリングの範囲
は、結局垂直方向で128×３＝384本に決められ
る。水平方向は、これに比例するように定めて、
52.5×３８４／４８３＝41.74μ secとなる。

また、小画面用ビデオ信号の記憶に要するメモ
リを次の如く求める。ここでは、１走査線を64ド
ツトで構成し、かつ１ドツトを16段階の階調で表
わすことし、４ビツトの信号とする。したがつ
て、１小画面あたりのメモリ容量は、128×64×
４＝32.768ビツトである。

このとき、書き込みクロツク周波数_Rは、水
平方向のサンプリング期間を64分割したものの逆
数に等しいから64/41.74×10＝1.53MHzである。
読み出しクロツク周波数_Rは、小画面の巾方向
長さを大画面の巾の1/3にするために書き込みク
ロツク周波数の３倍となるように定めるから、
1.53×３＝4.59MHzとすれば良い。但し、小画面
の縦横比が３：４であることを要しないならば、
_R=3 _Wの関係さえ満足すれば良く、両者とも
に上記の値に近い値であれば良い。

次に、小画像用ビデオ信号のデジタルICメモ
リへの書き込みに関して説明する。ここでは、シ
フトレジスタを用いた例を説明する。

前述の如く、大画面用受像信号と小画面用受像
信号とには位相差があるので、小画面用受像信号
を、一時、記憶しておく必要があり、またその書
き込み、読み出しを同時に行えないので、小画面
用受像信号の第１フイールドおよび第２フイール
ドに対応して、別個のシフトレジスタを設ける。

第３図は、書き込み操作を示すための概略ブロ
ツク図である。

図において、第１図の中間周波数増巾および検
波回路２２よりの小画面用ビデオ信号は、同期分
離回路４１に加えられ、ここで小画面用信号中の
垂直同期信号Ｖ_Sおよび水平同期信号Ｈ_Sが分離さ
れる。水平同期信号Ｈ_Sは、好ましくは、周波数
自動調節回路Ａ，Ｆ，Ｃ４２を介して、一方は、
書き込みクロツク発振器４３で1.53MHzの発振波
形の位相を水平同期信号Ｈ_Sに関してそろえたの
ちに、後述のラツチ回路へ加えられ、他方は、分
周器４４で1/3に分周されたのちに、水平書き込
み可能信号発生器４５へ加えられる。これは、前
述の如く、一走査線を64ドツトで構成すると共
に、３本に１本の走査線を抽出するためである。

また、前記垂直同期信号Ｖ_Sは、垂直書き込み
可能信号発生器４６へ加えられると共に、フレー
ム検出回路４７へ印加される。この回路４７に
は、水平同期信号Ｈ_Sも加えられており、ここで
両同期信号Ｖ_S，Ｈ_Sの位相関係を調べ、入力して
いるビデオ信号が第１フイールドであるか第２フ
イールドであるかを判定する。

なお、上記水平および垂直書き込み可能信号発
生器４５，４６は、通常のTV映像信号期間のう
ち、前述のとおりにして定めたサンプリング範囲
に相当する間だけ信号を出力するものであり、計
数回路あるいはマルチバイブレータ等の使用が好
適である。

一方、前記小画面用ビデオ信号は、好ましく
は、3.58MHzトラツプ回路４８およびクランプ回
路４９を介して、Ａ／Ｄ変換器５０へ加えられ
る。１ドツト毎にそれぞれの階調を４ビツト信号
に変換するために、16段階の階調にデジタル化さ
れたＡ／Ｄ変換器５０の出力は、前記書き込みク
ロツク発振器４３からのクロツク信号に同期して
作動するラツチ回路５１を介してエンコーダ５２
に印加される。エンコーダ５２の４ビツト信号出
力は、シリアル／パラレル変換器５３Ａあるいは
５３Ｂを介して、シフトレジスタ群５４Ａあるい
は５４Ｂへ印加される。

本実施例においては、比較的低速度かつ小容量
のシフトレジスタを各フイールド当り４個ずつ用
い、例えば、容量5Kビツトのシフトレジスタを
４個用い、かつこの5Kビツトシフトレジスタを
容量1Kビツトのシフトレジスタ５個で構成して
おり、さらに、前述のシリアル・パラレル変換器
５３Ａ，５３Ｂを介すことにより、見かけ上、高
速度かつ大容量のシフトレジスタを用いたのと等
しい作用効果を得ているが、この構成に特に限定
するものではない。

どちらのシリアル／パラレルコンパレータを介
してどちらのシフトレジスタ群に小画面用ビデオ
信号を記憶させるかは、前記フレーム検出回路４
７の出力信号をクロツク制御回路５７を介してシ
リアル／パラレルコンパレータ５３Ａ，５３Ｂに
加えて、どちらかを作動状態にすれば良い。な
お、クロツク制御回路５７には、ゲート回路５５
および1/4分周回路５６の出力信号も図示の如く
印加される。

以上のようにして、小画像用ビデオ信号は、
Ａ／Ｄ変換されたのち、各ドツトを16階調で示す
ために４ビツト信号化され、さらに１走査線当り
64ドツトかつ１小画面当り128走査線で映像化す
るように、２つのシフトレジスタ群５４Ａ，５４
Ｂに記憶される。

次に、前述の如く、シフトレジスタ群５４Ａ，
５４Ｂに書き込まれた信号の読み出しに関して説
明する。

読み出し操作の概略を述べると、第１図で、同
期分離回路１３の出力信号をメモリ制御回路２８
を介してデジタルICメモリ２４に加えてタイミ
ングをとり、デジタルICメモリ２４の記憶内容
をＤ／Ａ変換し、メモリ制御回路２８が指令する
タイミングでアナログスイツチ２６を開閉し、大
画面の中に小画面を同時に映し出すものである。

第４図を参照して、さらに説明する。

大画面用ビデオ信号は、好ましくは、クランプ
回路７８を介して、アナログゲート回路７５に印
加され、さらにバツフア回路７６を経て映像出力
信号となる。この一方で、大画面用ビデオ信号
は、同期分離回路６１において、ビデオ信号中の
垂直同期信号Ｖ_Lおよび水平同期信号Ｈ_Lが分離さ
れる。

垂直読み出し可能信号発生器６４は、走査ビー
ムが小画面を映し出すための所定の走査線範囲に
達した時点からその範囲外に出る時点までの間、
垂直読み出し可能であることを示す指令信号を発
する。また、水平読み出し可能信号発生器６５
は、上記範囲内において、走査ビームが小画面を
映し出すための所定の走査線上の位置範囲に達し
た時点からその位置範囲外に出る時点までの間、
水平読み出し可能であることを示す指令信号を発
する。したがつて、垂直および水平読み出し可能
信号発生器６４，６５は、例えば、計数器、単安
定マルチバイブレータ等を備えるのが好ましい。

水平同期信号Ｈ_Lは、また、周波数自動調節器
６２を介して、読み出しクロツク信号発生器６３
に加えられる。ここでは、前述の書き込み信号周
波数の３倍の周波数の読み出しクロツク信号を発
生し、水平方向において大画面の1/3の大きさを
得るようにしている。

以上のようにして、走査ビームが小画面に対応
する位置にあることが検出され、これは、前述の
クロツク制御回路５７に印加される。このとき、
前述のようにして、シフトレジスタ群５４Ａある
いは５４Ｂの一方に読み出されるべき小画面用ビ
デオ信号がデジタル化されかつ記憶されている。
これに関する判断は、前記フレーム検出回路４７
からの信号に基づいてメモリセレクタ駆動回路７
０が行ない、これもクロツク制御回路５７に印加
される。こうして、読み出しに必要なタイミング
情報は、全て、クロツク制御回路５７に与えられ
る。

シフトレジスタ群５４Ａあるいは５４Ｂに書き
込まれた記憶情報は、各シフトレジスタ群を構成
する４つのシフトレジスタから、入力されたとき
の４ビツト信号を、逐次、再現するように予め定
めた順序で出力されるように設ける。このため
に、ゲート回路６６の出力の周波数を1/4に分周
した信号をクロツク制御回路５７を介してパラレ
ル／シリアル変換器７１Ａおよび７１Ｂに印加し
て同期をとつている。そして、パラレル／シリア
ル変換器７１Ａおよび７１Ｂの出力信号は、メモ
リセレクタ７２に加えられており、読み出される
べき出力信号を前記メモリセレクタ駆動回路から
の指令信号に基づいて選択し、これをＤ／Ａ変換
器８０でアナログ化し、ローパスフイルタ７３、
クランプ回路７４を介してアナログゲート７５に
印加する。アナログゲート７５には、水平読み出
し可能信号発生器６５の出力信号が加えられてお
り、これに基づいて、大画面用ビデオ信号あるい
は小画面用ビデオ信号を選択的にバツフア回路７
６を介して、映像信号出力端子に出力する。

以上のとおり、本発明によれば、大画面に挿入
すべき小画面の寸法、画質等に応じて、かつTV
受像機のコストを勘案して、適宜、好適な構成と
することにより、望ましいピクチヤー・イン・ピ
クチヤーTV受像機の提供が可能であり、またア
ナログメモリー使用による電荷放電の影響を受け
ることがないので良好なコントラストの小画面の
映像化が可能である。

さらに、読み出し出力信号を入力端に加えて書
き込みかつ書き込み指令信号をカツトすること
で、小画面を静止画にすることが可能であり、ア
ナログメモリ使用によつては得ることのできない
機能を果すものである。

【図面の簡単な説明】

第１図は、本発明を説明するための概略ブロツ
ク図である。第２図は、本発明の一実施例におけ
る小画面用ビデオ信号のサンプリング範囲を示す
概略図である。第３図は、本発明の一実施例にお
ける主にシフトレジスタへのビデオ信号の書き込
み操作を示すための概略ブロツク図である。第４
図は、同様に、本発明の一実施例における読み出
し操作を示すための概略ブロツク図である。１１：大画面用チユーナ、１２：大画面用中間
周波数増巾および検波回路、１３：大画面用同期
分離回路、２１：小画面用チユーナ、２２：小画
面用中間周波数増巾および検波回路、２６：アナ
ログスイツチ、２７：小画面用同期分離回路、２
８：メモリ制御回路、３０：音声部増巾回路、５
０：Ａ／Ｄ変換器、５３Ａ，５３Ｂ：シリアル／
パラレル変換器、５４Ａ，５４Ｂ：シフトレジス
タ、７１Ａ，７１Ｂ：パラレル／シリアル変換
器、８０：Ｄ／Ａ変換器。

Claims

【特許請求の範囲】１大画面用チユーナ、大画面用中間周波数増巾
および検波回路、大画面用同期分離回路、小画面
用チユーナ、小画面用中間周波数増巾および検波
回路、ならびに小画面用同期分離回路を備えてお
り、大画面および小画面に同時にかつ選局回路に
よりそれぞれ希望する局からの放送を選択的に受
信可能であるテレビ受像機であつて、前記大画面用同期分離回路からの大画面垂直同
期信号および大画面水平同期信号、ならびに前記
小画面用同期分離回路からの小画面垂直同期信号
および小画面水平同期信号を受けるメモリ制御回
路と、前記小画面用中間周波数増巾および検波回路か
らの小画面用ビデオ信号をＡ／Ｄ変換するための
Ａ／Ｄ変換器と、前記メモリ制御回路の指令に基づいて、前記
Ａ／Ｄ変換器でＡ／Ｄ変換された第１フイールド
の小画面用ビデオ信号の書込みおよび読出しを行
う第１のデジタルICメモリと、前記第１フイー
ルドの小画面用ビデオ信号が書込まれていると
き、前記Ａ／Ｄ変換器でＡ／Ｄ変換された第２の
フイールドの小画面用ビデオ信号の読出しを行
い、前記第１フイールドの小画面用ビデオ信号が
読出されているとき、前記Ａ／Ｄ変換器でＡ／Ｄ
変換された第２フイールドの小画面用ビデオ信号
の書込みを行う第２のデジタルICメモリからな
り、書込み期間と読出し期間の合計が１フイール
ドの期間以下に制御される小画面用デジタルビデ
オ信号記憶装置と、前記記憶装置のデジタル出力をアナログ化する
ためのＤ／Ａ変換器と、前記大画面用中間周波数増巾および検波回路の
水画面用ビデオ信号あるいは前記Ｄ／Ａ変換器の
小画面用ビデオ信号を、前記メモリ制御回路の指
令に基づいて選択するスイツチング回路とを備え
たことを特徴とする、デジタルICメモリを用い
たテレビ受像機。２前記デジタルICメモリの各々がシフトレジ
スタである特許請求の範囲第１項に記載のテレビ
受像機。３前記各々のシフトレジスタが複数のシフトレ
ジスタ群より成るものであり、シフトレジスタ群
の入力側にシリアル／パラレル変換器を備えてお
り、その出力側にパラレル／シリアル変換器を備
えている特許請求の範囲第２項に記載のテレビ受
像機。４スピーカからなる大画面用の音声出力装置と
共に作動する、前記小画面用中間周波数増巾およ
び検波回路の出力を受ける音声部出力増巾回路を
介して、小画面用の音声を出力するためのイヤホ
ーンからなる音声出力装置を備えている特許請求
の範囲第１項、第２項あるいは第３項に記載のテ
レビ受像機。