KR920002472B1 - 영상신호 프로세서 - Google Patents

Abstract

내용 없음.

Description

영상신호 프로세서

제1도는 본 발명의 첫째 실시예에 따라 영상신호 프로세서를 표시하는 개략적인 회로 블록도.

제2도는 라이트-인 모우드 동안 영상신호 프로세서에서 사용된 시간 챠트.

제3도는 리드-아우트 모우드 중에 필드 메모리 장치의 작동을 설명하기 위해 사용된 시간 챠트.

제4도는 영상신호 프로세서에서 사용된 선택스위치의 작동을 설명하기 위하여 사용된 시간 챠트.

제5도는 영상신호 프로세서에서 사용된 리드-아우트 제어회로에서 출력된 리드-아우트 제어신호를 설명하는 시간 챠트.

제6도는 본 발명에 따라 영상신호 프로세서 방법을 설명하기 위하여 사용된 개략도.

제7도는 본 발명에 따라 다른 영상신호 프로세서 방법을 설명하기 위해 사용된 개략도.

제8도는 영상신호가 클럭펄스와 중첩되지 않은 제6도와 제7도 중 어느 하나에 표시된 영상신호 프로세스 방법과의 비교를 위하여 사용된 개략도.

제9도는 본 발명의 둘째 실시예에 따라 영상신호 프로세서를 표시하는 개략적인 회로 블록도.

제10도는 제9도의 영상신호 프로세서에서 사용된 중간 단계적 변화 발생기의 상세를 표시하는 회로도.

제11도는 본 발명의 제3실시예에 따라 영상신호 프로세서를 표시하는 개략적인 회로 블록도.

제12도는 제11도의 영상신호 프로세서에서 사용된 중간 단계적 변화 발생기의 상세를 표시하는 회로도.

제13도는 제12도에서 표시한 회로에서 나타내는 각종 신호의 파형 표시도.

제14도는 영상신호 프로세서의 수정형을 표시하는 개략적인 회로도.

제15도는 제14도의 회로에서 나타내는 각종 신호의 파형 표시도.

제16도는 제14도의 회로에서 사용된 아날로그-디지탈 컨버터의 입출력 신호의 파형 표시도.

제17도는 제16도에서 표시된 파형의 부분, 부분적으로 확대한 스케일의 다이어그램.

제18도는 영상신호 프로세서의 그 이상 조절된 형상을 보여주는 다이어그램.

제19도는 제18도의 회로에서 나타내는 각종 신호의 파형 표시도.

제20도와 제21도는 제16도와 제17도에 각각 유사한 다이어드램으로 제18도의 영상신호 프로세서에 속함.

* 도면의 주요부분에 대한 부호의 설명

2 : 입력터미널 3 : 개인용 컴퓨터

4 : 결합자 7 : 파형

9 : 필드 메모리장치 10, 11, 12 : 필드 메모리

13 : 동기 분리기 15 : 제어신호 발생기

18 : 제어회로 19 : 컨버터

본 발명은 일반적으로 영상신호 프로세서에 관한 것으로서, 특히 예를들면 텔레비젼 수상기, 비디오 출력장치에서 출력되는 비디오 신호를 기억하기 위한 비디오 테이프 플레이어(VTR) 혹은 비디오 카메라와 그리고 정지 혹은 고정화상의 형태에서 개인용 컴퓨터의 그래픽 메모리에서 기억된 비디오 신호를 계속적으로 기록하기 위하여 비디오 출력장치에 연결하여 사용되는 타입의 영상신호 프로세서에 관한 것이다. 반도체 기억장치를 널리 보급 사용하게 되므로서 위에서 언급한 타입의 많은 영상신호 프로세서가 제안되어 왔으며 상업적으로 이용이 가능하게 되었다. 단 고정화상의 영상신호 기술이 영상신호 프로세서를 통하여 개인용 컴퓨터에서 판독될 때 개인용 컴퓨터의 조작원은 고정화상의 확대 혹은 축소 혹은 고정화상의 하나 혹은 그 이상부분의 추를 혹은 가장 밝은 부분과 같은 그러한 영상처리 혹은 고정화상의 영상 분석을 수행할 수 있다. 선행기술에 의하면 영상신호 프로세스 기능 계수화된 영상신호의 보관하기 위한 기억장치를 갖추고 있다.

라이트-인(WRITE-IN) 제어신호 혹은 리드-아우트(READ-OUT)제어신호가 기억장치에 공급될 때 영상신호는 각각 기억장치에서 입력되거나 혹은 출력될 수 있다.

일반적으로 선행기술 영상신호 프로세서에 있어 기억장치에서 보관 영상신호는 개인용 컴퓨터에 전송을 하기 위하여 기억 장치에서 판독이 필요할 때 다음과 같은 과정이 수행된다. 특히, 한개의 고정화상의 영상신호 표시가 영상신호 프로세서의 기억장치에서 기록된 후 영상신호 프로세서는 개인용 컴퓨터에 기억장치에서 영상신호가 기억되어 있던 개인용 컴퓨터에 통지하는 신호를 발한다.

개인용 컴퓨터는 만약 기억장치에서 기억된 영상신호가 기억장치에서 판독될 수 있으면 영상신호 프로세서에 계속하여 질문한다.

그때 그렇게 질문된 영상신호 개인용 컴퓨터에 통지하는 래디(READY) 신호를 그 개인용 컴퓨터에게 거기에서 판독을 하려고 한다.

이 질문 후 영상신호는 개인용 컴퓨터로 전송된다. 기억장치에서 판독된 그러한 영상신호는 그때 개인용 컴퓨터의 내부 도형 기억장치에서 기억된다.

선행기술에서는 개인용 컴퓨터에 전송되는 기억장치의 영상신호를 위하여 많은 질문이 개인용 컴퓨터에 영상신호의 전송을 완성하기 위한 비교적 장시간을 요구하면서 영상신호 프로세서와 개인용 컴퓨터 사이에 만들어져야 한다. 선행기술 영상신호 프로세서는 또한 영상신호의 기록작동과 관계있는 또다른 문제가 있다.

특히 예를들면, 적색, 녹색 그리고 청색으로 이루어져 있는 고정색채 화상이 처음의 비디오 영상의 색채에 가능한한 충실하게 색채를 재현하도록 요규하면 8비트에 적어도 4의 분해력이 고정색채 화면의 각 색채에 요구되는 것이 일반적으로 인식되어 있다(16에서 256 색채).

이것은 기억장치가 많은 색채 영상 데이터를 기억하기 위하여 큰 기억용량을 가져야 된다는 것을 뜻한다.

반도체 기억장치의 시장에서 값이 대량생산으로 떨어지는 동안 영상신호 프로세서에서 사용되는 기억장치는 실재로 많은 기억칩으로 구성되어 있고 그래서 증가된 수의 기억칩은 영상신호 프로세서의 값을 올릴뿐만 아니라 영상신호 프로세서의 크기에 있어, 그리고 그의 관련된 회로 구성요소를 증가하는 결과가 된다.

반면에 입력영상신호가 고정화상을 마련하기 위해 계수화된 팩시밀리 기술분야에 있어서 디저(DITHER)프로세서가 일반적으로 사용된다.

디저 프로세서에 의하면 최초 영상의 입력영상신호 표시는 그의 스레시홀드 값이 다른 단계적 변화의 많은 계수화된 영상이 획득될 수 있게 하기 위해 단계적으로 변화하는 비교기에 입력된다.

다른 단계의 계수화된 영상은 그때 계속적으로 단계의 변화를 주는 신호 고정화면을 제공하기 위하여 함께 적당히 연결된다.

그러나 이 기술은 스레시홀드 값을 변화시키는 회로의 사용이 요구되어 왔고 그 스레시홀드 값은 크기에 있어서 영상신호 프로세서를 대형으로 만들려는 문제에 놓이게 되었다.

역시 신호 고정화상을 제공하기 위하여 계수화된 영상을 함께 결합하는 프로세서는 복잡하고 또한 프로세서의 실시간 수행에 방해가 되고 있다.

따라서 본 발명은 선행기술 영상신호 프로세서에 있어서 본래의 논의된 문제를 실질적으로 제거하는 전망에서 고안되었고 기억장치에 있어 기억된 영상신호를 고속으로 전송하는 능력있는 형태의 개량된 영상신호 프로세서를 제공하기 위해 중요한 목적을 가지고 있다.

본 발명의 또다른 중요한 목적은 축소된 기억용량의 기억장치의 실용을 위해 언급한 타입으로 만드는 개량된 영상신호 프로세서를 마련하는 데에 있고 그리고 기본영상의 색채에 실질적으로 충실하게 색채로서 고정색채 화상을 제공할 수가 있다.

본 발명의 그 이상의 목적은 위에서 언급한 타입의 개량된 영상신호 프로세서를 마련하는 것이고 그리고 그것은 가능한 단계적 변화의 고정화상을 제공할 수 있는 간편한 구조로 되어 있다.

이러한 목적을 달성하기 위하여 본 발명은 하나의 필드기간 동안에 화상의 영상신호 표시를 기억하기 위한 기억수단과; 기억장치에서 기억장치에 기억된 내용을 판독하기에 필요한 리드아우트 지령을 발생하기 위한 가동수단과 라이트 인레디 조건과 리드 아우트 레디 조건사이의 기억수단을 선택적으로 스위칭하기 위한 스위칭 수단과 그리고 스위칭 수단의 스위칭 작동을 제어하기 위한 필요한 제어신호를 발생하기 위한 스위칭 제어수단을 제공한다.

스위칭 제어수단은 리드 아우트 지령과 합성 비디오 신호에 포함되어 있는 수직동기 신호를 받기 위해 적용되고 스위칭 수단은 리드 아우트 지령이 입력된 후 즉시 적용된 초기 수직동기 신호와 동기로 스위칭 작동을 실행한다.

본 발명에 따라 영상신호 프로세서의 기억수단에서 기억된 영상신호가 작동수단에 의해 기억수단에서 판독되어질때 리드 아우트 지령은 작동수단에서 스위칭 제어수단에 공급된다.

스위칭 제어수단은 영상신호 프로세서에 공급된 합성 비디오 신호에 포함되는 수직동기 신호를 받기 위해 적용된다. 따라서 리드 아우트 지령이 작동수단에서 스위칭 제어수단으로 공급될 때 제어신호는 리드 아우트 지령이 입력된 후 즉시 적용된 처음의 수직 동기 펄스나 동기에 있는 스위칭 제어수단에서 출력될 수 있다.

이 방법으로 스위칭 제어수단에서 출력된 제어신호는 스위칭 수단에 의해 실행되는 스위칭 작동을 제어하기 위해 스위칭 수단에 적용된다.

제어신호의 응답에 의하여 스위칭 수단은 선택적으로 기억수단을 라이트 인 레디조건과 리드 아우트 레디조건으로 가져온다. 따라서 본 발명에 의하면 영상신호 프로세서에서는 작동수단을 리드 아우트 지령에 적용하므로서 입력 합성 비디오 신호에 포함되어 있는 수직동기 신호와 동기로 라이트 인 레디 조건과 리드 아우트 레디 조건으로 기억수단을 선택적으로 가져가는 것이 가능하다.

또한 작동수단에서 리드 아우트 지령의 출력이 리드 아우트 레디 조건으로 기억수단을 가져가기가 충분하면 기억수단에 기억된 영상신호는 고속으로 거기에서 판독할 수 있다. 본 발명의 목적과 특징은 첨부된 도면과 관련하여 여기의 바람직한 실시예와 관련하여 다음과 같은 설명으로서 명백하게 될 것이다.

A : 정지화상 데이터 기록/판독 시스템 :

제1도에서 첫째로 언급하는 것은 정지화상 판독/기록시스템(1)의 회로 블록도를 설명한다.

여기에서 표시하는 시스템(1)은 예를들면 비디오 출력장치, 텔레비젼 수상기 혹은 비디오 테이프로 연결되어 적용된 입력 터미널(2)을 포함하고 있다.

그리고 그것에 합성비디오 신호가 비디오 출력장치에서 적용되어 있고 그리고 결합자(4)가 어드레스 버스와 개인용 컴퓨터(3)의 데이터 버스로 연결되어 있다.

입력 터미널(2)에 입력된 합성비디오 신호는 B-Y, R-Y 그리고 G-Y색채 차이신호를 마련하기 위해 색채차이신호 복조기(7)에 차례로 적용된 휘도신호(Y)에서 분리하기 위해 작동가능한 휘도신호 분리기호(6)에 공급된다.

휘도신호 분리기호(6)로 부터의 휘도신호(Y)와 색채 차이 신호 복조기(7)로 부터의 3색 차이 신호의 양자는 색채 차이 신호를 3원색 신호로 변환 작동 가능한 색채 차이/기본 색채 컨버터(8)에 계속하여 공급되고 그것은 B,R 그리고 G신호이고 그리고 그것은 3원색인 청색, 적색, 녹색의 표시이다. 기본색 신호는 1필드에 대응하는 정지화상의 형상에서 이곳의 기억장치를 위해 계수화된다.

필드기억장치(9)는 각각 B,R 그리고 G신호용 3필드메모리(10,11,12)를 포함하고 각 상기 필드 메모리 10에서 12까지가 시리얼 억세스(Serial Access) 입출력 시스템을 사용한다. 각 필드 메모리 10에서 12까지는 700열×320행, 한 화상을 적용하기 충분한 사이즈의 기억영역, 한줄 버퍼 메모리영역 그리고 한행 번지 카운터를 가지고 있는 기억구조의 것이다.

각 이러한 필드 메모리 10에서 12까지가 후에 언급하는 것과 같이 시리얼 클럭신호로서 적용될 때에는 열과 병렬 방향으로 메모리 셀에 증분하여 이동되고 그리고 증분펄스신호로 적용될 때에는 행에 병렬 방향으로 일렬로 이동된다.

본 발명의 제기된 실시예의 설명의 목적을 위하여 각 필드 메모리 10에서 12까지의 각 메모리 셀은 1비트 기억의 능력이 있는 것으로 추정된다.

입력 터미널(2)에 적용한 합성비디오 신호는 합성 비디오 신호에서 수평과 수직동기신호를 분리하기 위해 작동 가능한 동기분리기(13)에 역시 공급된다.

동기분리기(13)에서 출력은 클램핑을 위해 색채 차이 신호 복조기(7)와 라이트 인 제어회로(14)에 공급된다.

동기분리기(13)에 의해 합성비디오 신호에서 분리된 수직동기 신호도 역시 후에 언급하는것과 같이 제어신호 발생기(15)에 적용된다.

라이트 인 제어회로(14)는 예를들면 28.636MHz의 발진 주파수를 가지고 있는 라이트 인 클럭신호 발진기(16)에서 생성되었던 클럭신호를 분주기(17)를 통해 받는데 사용된다.

라이트 인 제어회로(14)는 합성신호의 기초에서 대다수의 라이트 인 제어신호를 합성하기 위해 작동할 수 있고 클럭신호 발진기(16)에서 생성된 클럭신호와 동기분리기(13)에서 출력된다.

이러한 라이트 인 제어신호들은 리드 아우트/라이트 인 모우드 선택스위치(SW₁)를 통해 필드 메모리장치(9)에 공급된다. 색채 컨버터(8)에서 출력된 B,R과 G신호는 라이트 인 제어신호의 기초위의 필드메모리(9)에서 계수화되고 기록된다. 라이트 인 작동의 상세도는 후에 설명될 것이다.

B. 정지화상 데이터 판독 :

시스템(1)은 결합자(4)를 통하여 개인용 컴퓨터(3)의 어드레스 버스와 데이터 버스와 연결되어 적용된 어드레스 버스 B₁과 데이터 버스 B₂를 가지고 있다.

개인용 컴퓨터(3)에서 출력신호가 각각의 버스 B₁과 B₂를 통해 리드 아우트 제어회로(18)와 또한 제어신호 발생기(15)에 공급된다.

리드 아우트 제어회로(18)는 예를들면 개인용 컴퓨터(3)의 영역내에서 사용되는 4MHz의 주파수를 가지고 있는 결합자(4)를 경유하여 개인용 컴퓨터(3)에서 받을 수 있게 적용되어 있다.

리드 아우트 제어회로(18)는 개인용 컴퓨터(3)와 클럭신호에서 출력의 기본에서 다수의 리드 아우트 제어회로를 합성하기 위하여 작동이 가능하다.

이러한 리드 아우트 제어신호는 리드 아우트/라이트 인 모우드 선택스위치(SW₁)를 통하여 필드 메모리 장치(9)에 공급된다. 이러한 리드 아우트 제어신호가 필드 메모리장치(9)에 공급될 때 각각 B,R과 G신호로서 결합된 필드 메모리 10에서 12까지에 기억된 B,R과 G색채 데이터는 각각 기본 색채신호 선택스위치(SW₂)에 출력된다. 기본 색채신호 선택스위치(SW₂)는 예를들면 위에서 규정한 순서대로 직렬/병렬 컨버터(19)에 명시된 순서에 청색 데이터, 적색 데이터와 녹색 데이터를 연속적으로 출력하도록 개인용 컴퓨터(3)에서 공급된 스위치 제어신호에 의해 제어된다. 직렬/병렬 컨버터(19)는 개인용 컴퓨터(3)에서 설치된 그래픽 메모리(보이지 않음)의 기억장치를 위해 데이터 버스(B₂)를 통하여 개인용 컴퓨터(3)에 차례차례 출력된 각각의 병렬 데이터로 각 색채 데이터를 변환하게 작동할 수 있다.

위에서 언급한 바와 같이 이러한 방법으로 영상신호가 그래픽 메모리에서 그렇게 기억된 후 영상은 이러한 숙련된 기술에서 잘 알려진 통상의 방법으로 개인용 컴퓨터(3)를 작동함으로서 처리될 수가 있다.

제2도는 필드 메모리장치(9)의 작동을 설명하기 위해 사용된 시간표를 말한다.

제2(a)도는 한 수평 주사기간(1H)에 부합되는 합성비디오 신호의 부분의 파형을 설명한다.

시간(t₀)와 시간(t₁)사이의 시간범위는 수평 볼랭킹 기간을 표시하고 그리고 시간(t₁)과 시간(t₂) 사이의 시간범위는 화상정보를 운반하는 비디오의 지속시간을 표시한다(참조 제2(b)도).

설명한 실시예에서 제2(c)도에서 표시한 것과 같은 그러한 시리얼 클럭신호(SC)는 위에서 언급한 파형의 합성비디오 신호가 공급된 필드 메모리장치(9)에 적용된다.

그러므로 비디오 신호의 지속기간(T₁)에서 라이트 인 기간동안 아날로그 비디오신호는 시리얼 데이터의 형상으로 필드 메모리장치(9)에서 계수화되고 기록된다.

이후 필드 메모리장치(9)의 리드 아우트 작동이 언급된다. 필드 메모리장치(9)에 기억되어 기록된 B,R 그리고 G데이터는 데어트 버스(B₂)를 통하여 개인용 컴퓨터에 공급된다.

B,R 그리고 G신호와 각각 관련있는 각 필드메모리 10에서 12까지에서 기록된 B,R 그리고 G색채 데이터는 녹색 데이터에 의해 따른 적색 데이터에 의해 따른 청색의 순서로 선택스위치(SW₂)에 의해 연속적으로 스위치된다.

더욱, 정확하게 필드 메모리장치(9)에 기록된 데이터가 판독되게 될 때 컨버터(19)는 데이터를 전환하고 직렬로 8신호의 필드 메모리(10)에서 그때 개인용 컴퓨터(3)에 입력한 8비트 병렬 데이터에 그러한 직렬로 전송된 데이터의 바로 시초에서 공급된다.

필드 메모리(10)에서 기록된 모든 청색 데이터가 이러한 방법으로 판독되었을때 8비트 데이터는 R신호를 위한 필드메모리(11)의 시초에서 판독된다.

유사하게 8비트 데이터는 G신호를 위한 필드 메모리(12)의 시초에서 판독된다.

필드 메모리장치(9)에서 기억된 모든 색의 데이터가 이 방법으로 완전히 판독되었으면 정지화상의 판독은 완료된다(참조 제3도).

그러한 판독법의 사용을 위한 이유는 개인용 컴퓨터(3)에 있는 데이터는 단지 8비트 용량만을 가지고 있기 때문이다. 제4도는 설명한 실시예에서 시스템의 작동 원칙을 설명하기 위해 사용된 시간표이다.

제1도에서 제3도까지를 공동하여 제4도를 설명하면 선택스위치(SW₁)의 작동은 지금 설명된다.

영상신호 프로세서(1)의 리드 아우트와 라이트 인 모우드 사이의 선택은 선택스위치(SW₁)에 의해 성취된다. 더욱 정확하게 선택스위치(SW₁)이 라이트 인 모우드의 프로세서를 고정하는 장소에 있을 때 라이트인 제어회로(14)에서 출력된 라이트 인 제어신호는 필드 메모리장치(9)에 공급된다.

반면에 선택스위치(SW₁)이 리드 아우트 모우트(개인용 컴퓨터(3)의 측면에)에 프로세서를 고정하기 위해 움직이게 되면 리드 아우트 제어회로(18)에서 출력된 리드 아우트 신호는 필드 메모리장치(9)에 공급된다.

선택스위치(S1₁)가 리드 아우트 모우드에 프로세서를 고정하는 장소에 있을 때는 리드 아우트 제어회로(18)는 고정하는 장소에 있을 때는 리드 아우트 제어회로(18)는 예를들면 제5도의 (a)에서 (f)에 의해 표시된 것과 같이 필드 메모리장치(9)에 기억된 데이터가 거기에서 판독될 수 있도록 선택스위치(SW₁)를 통하여 필드 메모리장치(9)에 따로따로 리드 아우트/라이트 인 작동제어신호(RAS), 먼저 언급된 시리얼 클록신호(SC), 재생제어신호(REF), 가능신호(WE), 증가신호(INC)와 행재공정 신호(RCR)를 포함하여 리드 아우트 제어신호의 타입을 공급한다.

예로서 제5도에서 표시된 시간(t_s)와 시간(t_n) 사이의 기간 동안 각 정지화상은 R신호의 필드메모리(11)에서 판독된다.

시간(t_a)과 시간(t_b)사이의 기간동안 한행의 적색 데이터는 시리얼 클럭신호(SC)와 재생제어신호(REF)에 답하여 계속적으로 판독된다.

선택스위치(SW₁)의 스위치 작동은 제어신호 발생기(15)에서 출력된 스위칭 제어신호(A)에 의해 제어된다.

더욱 정확하게 스위칭 제어신호(A)가 로우레벨(low level)상태에 있을 때 라이트 인 모우드는 설치되고 그러나 그것이 하이레벨(high level)상태에 있으면 리드 아우트 모우드가 설치된다(참조 제4도에서 표시된 파형(3)).

제어신호 발생기(15)는 예를들면 D타입 플립플롭(Flip-Flop)으로 이루어져 있고 그리고 제어신호(A)뿐만 아니라 분주기(17)의 분할의 사이클을 제어하기 위해 사용되는 클럭 스위칭 신호도 출력이 가능하다.

전에 언급한 바와같이 동기분리기(13)에서 출력된 수직동기신호(V)는 제어신호 발생기(15)에 적용된다(참조 제4도에서 표시한 파형(2)).

프로세서(1)가 라이트 인 모우드에, 그리고 리드 아우트 모우드에 프로세서를 고정하기 위한 필요 지령이 개인용 컴퓨터에 생성된 사건에 고정된 것을 추정할 때 하이레벨 제어신호(D)는 개인용 컴퓨터(3)에서 제어신호 발생기(15)까지에 공급된다.

예로서 제어신호(D)가 제4도의 파형(1)에 의해 표시한 것과 같이 시간(t₀)에 하이레벨 상태에 있게 될때 스위칭 제어신호(A)는 수직동기시 펄스(V)의 한 스텝에 답으로 하이레벨 상태에 고정되고 그리고 그것은 하이레벨 상태에 제어신호(D)의 고정, 계속하여 지속되는 스위칭 제어신호(A)후에 즉시 적용되어 졌다.

스위칭 제어신호(A)가 하이레벨 상태에 고정되었을때 선택스위치(SW₁)는 프로세서(1)를 리드 아우트 모우드의 고정할 수 있는 장소에 가져오고 거기에서 계속하여 판독되도록 필드 메모리 10에서 12까지에 데이터를 허용한다.

더욱 정확하게 제4도에서 표시한 시간(t₂)에서 시간(t₃)까지의 기간동안 청색데이터는 개인용 컴퓨터(3)에 첫째로 공급된다. 시간(t₃)에서 시간(t₄)까지의 계속시간, 그리고 시간(t₄)에서 시간(t₅)까지의 기간동안, 적색데이터와 녹색데이터는 연속적으로 계속하여 각각 개인용 컴퓨터(3)에 공급되어진다. 이 방법으로 시간(25)에서 필드메모리장치(9)가 기록된 하나의 정지화상을 위한 정지화상 데이터는 필드메모리장치(9)에서 완전히 판독되고 그리고 개인용 컴퓨터(3)에 전송된다.

위에서 언급한 바와같이 라이트 인과 리드 아우트 사이의 스위칭은 개인용 컴퓨터(3)에서 발생한 제어신호(D)가 하일벨 상태에 가져왔을 때 실현될 수가 있다.

이 스위칭이 작용한 시간은 제어신호(D)가 하이레벨 상태에 가져온 후 즉시 응용된 수직동기펄스중의 하나의 고정과 동기화된다.

정확하게 리드 아우트 모우드의 스위칭은 제4도에서 표시한 파형(7)과 같이 수직블랭킹 기간동안 실행된다.

영상신호의 판독을 성취하자마자 개인용 컴퓨터(3)는 제어신호(D)가 스위칭제어신호(A)때문에 시간(t₆)에서 로우레벨로 가져오게 되고 그리고 그것은 제어신호발생기(15)에서 출력하고 라이트 인 모우드에 선택스위치(SW₁)가 프로세서(1)를 고정하도록 하면서 제7도에서 표시한 시간(t₇)에서 그후 즉시 적용되는 수직동기펄스(V) 중 다른 하나의 고정응답에 로우레벨 상태에 갖다 놓는다.

시간(t₇)이 필드메모리장치(9)의 색데이터가 필드메모리장치(9)에서 판독되어 지는 것은 즉시이고 데이터가 필드메모리장치(9)에는 기록되어 있지 않다는 것은 주의해야 한다.

따라서 시간(t₇)후 계속하여 영상신호는 정지화상의 형상에서 필드메모리장치(9)에 또다시 기록될 수가 있다.

리드 아우트 모우드의 스위칭이 수직블랭킹기간(TB)동안 실행되는 이유는 한개의 화상에 부합하는 비디오신호가 정확하게 판독될 수 있게 하기 위한 것이다.

만약 이 스위칭이 수직블랭킹기간(TB)동안 나타나지 않으면 스크린에 복사된 화상은 완전히 복사됨이 없이 다른 화상으로 전환되는 일이 발생할 수도 있다.

한개의 화상의 판독으로 완성하는데 필요한 시간은 개인용 컴퓨터(3)에서 제어신호(D)가 하이레벨 상태에 가져다놓은 시간에 의해 결정된다.

더욱 상세하게 정보판독이 실행되는 동안의 기간의 시작과 끝이 인접한 수직블랭킹 기간들 사이의 시간범위에 있을 때 기다리는 시간이 판독작동 전후에 발생한다. 설명된 실례에서 어느사건에 있어서나 정보판독을 완성하기에 필요한 시간은 평균하여 0.2초가 될 것이다.

프로세서(1)가 타이프인 모우드에 고정될 때의 자리를 잡는 기록작동을 완성하는데에 요구되는 시간은 한 필드기간에 일치하고 그것은 1/60초이다.

앞에서 언급한 바와같이 판독작동의 완성후 프로세서(1)는 필드메모리장치(9)에서 다시 기록된 하나의 정지화상에 부합하는 색데이터를 허용하는 라이트 인 모우드로 스위치된다.

역시 프로세서(1)가 라이트인모우드로 스위치되는 시간은 수직블랭킹 기간동안 실행된다. 따라서 개인용 컴퓨터(3)는 어느 시간에서든지 제어신호(D)를 하이레벨 상에 있게 할 수 있다. 더욱 정확하게 개인용 컴퓨터(3)가 제어신호(D)를 사이레벨 상태에 가져가기를 요구하는 지령을 발생할 때에 관계없이 하나의 정지화상에 부합하는 색채데이터는 항상 정확하게 판독될 수가 있다.

더욱이 리드아우트 모우드에 영상신호 프로세서(1)를 스위칭하는 것은 선행기술프로세서에 있어서와 같이 그러한 의문점이 없이 확실하게 성취될 수 있다.

따라서 비디오 신호에 의해 표시되는 정지화상은 개인용 컴퓨터에 설치된 그래픽메모리장치에서 고속으로 기록될 수 있다. 전에 언급한 바와 같이 본 발명에 따라 영상신호 프로세서에서 기억수단이 리드아우트 레디조건에서 오게 하도록 원할 때 리드하우트 지령을 출력하여 작동수단을 일으키므로서 단순하게 달성할 수가 있다. 따라서 프로세서가 작동방법 사이에서 선행기술 프로세서에서 요구되는 것과 같은 그러한 의문점을 최소화하게 할 수 있고 그리고 기억수단의 판독작동은 고속으로 실행될 수가 있다.

더욱이 라이트인과 리드아우트 모우드사이의 스위칭이 리드아우트 지령이 발하여진 시간에 의지함이 없이 수직동기신호에 의해 동기에 자리잡으면 하나의 필드기간에 부합되는 비디오 신호는 항상 정확하게 판독될 수가 있다.

C. 정지화상 데이터 기록 :

본 발명에 따라 영상신호 프로세서의 첫째 실시예를 지금 설명한다. 제6도에 의해 그곳에 표시된 파형(a)은 정지화상을 이끄는 영상신호를 표시하고 그중의 체인라인(A)이 영상신호의 평균수준을 표시한다.

체인라인(A)에 의해 표시된 평균수준 주위에 위치한 영상신호의 그러한 부분은 그의 파형이 제6도의 (c)에 의해 표시되는 클럭 펄스로 걸쳐 놓여져 있다.

클럭펄스로서 그렇게 겹쳐 놓여진 영상신호는 평균수준에 동등한 스레시홀드 값을 가지고 있는 스위칭소자에 입력될때 제6도의 (d)에 의해 표시된 것과 같은 그러한 파형의 계수화된 신호를 얻을 수 있다.

비교하기 위하여 영상신호의 입력에 의해 얻은 계수화된 신호는 클럭펄스로서 중첩되지 않고 같은 스위칭 소자에 제6도의 (b)에 의해 표시되었다.

제6도에서 이해할 수 있는 것과 같이 평균수준보다 더 높은 수준에 있는 영상신호의 부분은 평균수준이 어두운 영역을 표시하는 것보다 더 낮은 수준의 영상신호의 부분을 넓은 영역으로 표시한다.

반면에 파형(d)에 따라 밝고 어두운 영역이 정교하게 바뀌는 부분, 즉, 밝고 어두운 영역사이에 중간단계적 변화의 영역이 나타나는 것이다.

보기에 의하여 정지화상 영상이 검고 흰색으로 표시된 것은 중간단계적 변화의 영역이 회색으로 표시된다.

역시 이별영상신호가 적색신호인 것은 중간단계적 변화의 영역은 적색과 검은색의 재현에 의해 표시되고 그러므로서 갈색에 의해 표시된 것은 적색과 검은색사이에 있는 중간색이다. 중간단계적 변화의 영역은 위에서 언급한 바와같은 방법으로 영상신호에 겹쳐놓은 클럭펄스에 기인하는 것이다. 앞에 말한거사에 비추어 보면 만약 제6도에서 표시된 파형(d)의 계수화된 신호가 예를들면 한장의 정지화상을 공급하기에 충분한 기억용량을 가지고 있는 기억장치에서 기억되고 그리고 클럭펄스의 사이클보다 더 짧은 시간에서 표본이 된다면 중간단계적 변화의 계수화된 신호는 어느 필요한 시간에서 판독할 수가 있다.

제7도는 본 발명의 방법을 또다른 실시예로 설명한다.

제7도에서 표시된 실시예에 다라 평균수준에서 클럭펄스로 겹쳐놓은 부분은 가지고 있는 영상부분은 그것이 제7도의 파형(a)에서 표시한 것과 같은 3비트 디지탈신호로 변환될 수 있도록 0에서 7까지의 8수준으로 나누어진다.

제7도에서 표시된 파형(b)은 아날로그신호에서 그렇게 변화된 3비트 디지탈신호를 표시한다.

제7도에서 표시된 파형(c)은 아날로그신호로 더욱 변환된 3비트디지탈신호를 표시한다.

여기에 대비하여 영상신호와 관계가 있는 파형은 클럭펄스로서 겹쳐지지 않고 디지탈신호로 변환하여 제8도에서 설명된다.

제7도와 제8도에서 표시된 파형들(C)사이의 비교에서 쉽사리 이해할 수 있는 것과 같이 클럭펄스로서 겹쳐놓은 영상신호에서 생기는 성분이 중간단계적 변화 혹은 중간색이 나타날 수 있도록 영상신호의 단계적 변화사이의 단계를 채운다.

이 때문에 정지파상이 재생될때 클럭펄스에 의한 중첩이 기본영상의 색에 가능한 한 충실한 색으로서 정지화상의 재생으로 되는 효과가 있다.

바꾸어 말하면 클럭펄스가 겹쳐있는 부분에서 분해력이 동등하게 증가될 수 있다.

분해력을 증가하기 위해서 아날로그, 디지탈, 컨버터의 많은 비트가 일반적으로 증가되는 것이 요망되는데 본 발명은 증가될 아날로그, 디지탈 컨버터의 비트를 요구함이 없이 중간단계적 변화와 중간색의 재생을 포함하여 실질적으로 정확한 색 재생을 달성하는데 효과적이다.

위에서 언급한 목적을 성취하기에 필요한 영상신호 프로세서는 이제 제9도와 제10도에서 특별한 관계를 설명한다.

제10도는 본 발명에 따라 영상신호 프로세서의 제2실시예를 설명하고 그리고 제11도는 제10도에서 표시한 회로에 사용된 중간단계적 변화 발생기를 설명한다.

정지영상의 비디오 신호 표시와 같은 휘도신호는 중간단계적 변화 발생기(20)에 적용된다.

제10도에 잘 표시된 것처럼 중간단계적 변화발생기(20)는 실질적으로 정지영상의 휘도신호의 평균수준에 동일한 스레시홀드 수준을 가지고 있는 NPN-타입 스위칭 트랜지스터(TRI)를 포함한다.

트랜지스터(TRI)는 저항기(RI)와 스피드업 캐패시터(CI)가 연결되어 있는 베이스를 가지고 있다. 고정 개량 다이오드(D1)는 순방향으로 트랜지스터(TRI)의 콜렉터와 베이스 사이에 연결되어 있다.

트랜지스터(TRI)의 베이스는 저항기(R2)를 통하여 접지되어 있다. 트랜지스터(TRI)는 저항기(R3)와 접지된 그의 에미터를 통하여 직류전원선으로 연결된 콜렉터를 가지고 있다.

트랜지스터(TRI)의 베이스도 역시 직류소자 캐패시터(C2)와 저항기(R4)의 직렬회로를 통하여 클럭발생기(23)와 연결되어 있다.

클럭펄스발생기(23)는 주파수에 있어 3MHz의 클럭펄스를 생성하는 유능한 타입이고 클럭발생 발생기(23)의 발진을 고정할 수 있는 작동가능한 수직작동신호를 받도록 적용되어 있다.

제10도에 특별한 사항을 설명한 구조의 중간단계적 변화발생기(20)로부터의 입력은 제어장치(22)에 의해 제어되는 메모리장치(21)에 공급된다.

메모리장치(21)에 기억된 내용은 외부표시장치에 영상데이터로서 출력되는 것에서 색 차이/기본색 컨버터(8)에 판독된다.

제9도와 제10도에 관하여 언급되고 표시한 본 발명의 둘째 실시예에 따라 영상신호 프로세서를 설명한다. 제6의 (a)에 의해 표시된 파형을 가지고 있는 정지영상의 휘도신호는 스위칭 트랜지스터(TRI)에 적용된다고 추정하자. 클럭펄스발생기(23)에서 생성되는 3MHz클럭펄스는 저항기(R4)와 캐패시터(C2)를 통하여 트랜지스터(TRI)의 베이스에 적용된다. 클럭펄스의 직류성분이 캐패시터(C2)의 활동에 의해 방해되지만 휘도신호에 겹쳐놓은 클럭펄스의 레벨은 휘도신호의 레벨로 변화한다.

바꾸어 말하면 휘도신호에 겹쳐놓은 클럭펄스의 진폭은 휘도신호의 평균수준에 높고 그러나 제6도에서 표시한 파형(C)에서 이해할 수 있는 것과 같이 휘도신호의 더 낮거나 혹은 더 높은 레벨에 낮다.

트랜지스터(TRI)는 휘도신호의 평균레벨에 실질적으로 동등한 스레시홀드레벨, 트랜지스터(TRI)에서의 출력인 휘도신호의 계수화된 신호를 가지고 있고 중간부분을 가지고 있는 제6도의 (d)에 의해 표시된 것과 같은 그러한 파형을 표시할 것이다.

계수화된 신호는 메모리장치(21)에 공급된다.

메모리장치(21)는 휘도신호에 겹쳐있는 클럭펄스의 사이클보다 더 짧은 시간(이 경우에는 28.636MHz)에서 계수화된 신호를 추출하고 그리고나서 한 정지화상에 적합한 휘도신호를 기억하기 위하여 제어장치(22)에 의해 제어된다.

메모리장치(21)에 기억된 내용은 제어장치(22)에서 적용된 제어신호에 응답하여 예를들면 개인용 컴퓨터(3)의 전에 언급한 바와 같은 병렬신호로 변환한 후 외부 디스플레이의 장치에 공급된다.

중간단계적 변화를 가지고 있는 정지화상은 개인용 컴퓨터(3)의 음극선관을 통하여 나타나게 된다. 이때에 전에 언급한 바와같이 휘도신호에 겹쳐져 있는 클럭펄스는 수직작동신호와 동기가 되어 있다. 그러므로 비록 다른 비트성분이 휘도신호와 클럭펄스간의 차이의 결과로서 발생할지라도 수직동기의 조건에서 생각할 때 비트 성분은 정지가 유지된다. 따라서 비트성분에서 생기는 어떤 가능한 간섭후린지의 현상은 음극선관의 스크린상에서 움직이지 않을 것이고 보기에 편하지 않으므로 실질적으로 제거될 수가 있다.

본 발명의 둘째 실시예를 설명하는데 있어 휘도신호는 계수화되는 것으로서 설명되었다. 그러나 본 발명은 거기에 한정되지 않고 각각의 R,G와 B신호가 계수화되는 것에 적용가능한 것이다.

본 발명의 셋째 실시예에 따라서 영상신호 프로세서는 제11도에서 제13도까지에서 설명된다. 특히 제11도는 셋째 실시예에 따라서 영상신호 프로세서의 회로블록도를 설명하고 제12도는 제11도의 영상신호 프로세서에서 사용되는 중간단계적 변환발생기의 상세도를 설명하고 그리고 제13도는 제12도의 회로에서 나타나는 각종 신호의 각각의 파형을 설명한다. 첫째로 제11도에 관하여 색차이, 기본색 컨버터(8)에서 나타나는, R,G 그리고 B색 신호인 기본 색 신호는 클럭펄스로 겹쳐지는 평균 레벨부분을 가지고 있는 R,G 그리고 B 색 신호에 각각 적합한 R',G' 그리고 B'신호를 공급하는 중간단계적 변화발생기에 공급된다.

제12도에서 잘 표시한 것과 같이 중간단계적 변화발생기(70)는 동일한 구조의 3개의 직류증폭기(71),(72),(73)로 이루어져 있다.

각 직류증폭기(71)에서 (73)까지의 관련 기본색 신호가 컨버터(8)에서 적용되는 베이스를 가지고 있는 PNP타입 트랜지스터(TR2)를 포함하고 있다.

트랜지스터(TR2)도 서로 병렬로 연결된 저항기(R5)와 캐패시터(C3) 둘다를 통하여 전원선(+B)에 연결된 콜렉터를 역시 가지고 있다.

트랜지스터(TR2)의 콜렉터가 저항기(R6)를 통하여 접지되고 그리고 저항기(R7)를 통하여 전원선(+B)에 연결되는 그의 콜렉터를 가지고 있는 NPN 타입 트랜지스터(TR3)의 베이스에 연결된다.

트랜지스터(TR3)는 콜렉터는 저항기(R8)를 통하여 접지된다. 트랜지스터(TR3)는 직류억제캐패시터(C4)와 저항기(R9)를 통하여 구동신호가 공급되는 클럭펄스발생기(74)에 연결되는 베이스를 가지고 있다. 클럭펄스발생기(74)는 수직구동신호와 동기인 주파수에 3MHz의 클럭펄스를 생성하기 위하여 적용된다.

클럭펄스발생기(74)의 출력터미널과 캐패시터(C4) 사이의 노드(NODE)는 가변저항기(VR)를 통하여 접지된다. 제11도는 돌아가 설명하면 중간단계적변화 발생기(70)에서 출력된 R',G' 그리고 B'신호는 각각 아날로그, 디지탈컨버터(81,82,83)에 공급된다.

각 아날로그, 디지탈 컨버터에서 한 회상소자를 위한 한 아날로그 데이터는 3비트데이터로 변환된다. 아날로그, 디지탈컨버터(81,82,83)에서 각각 산출된 디지탈 데이터는 관련 메모리장치(91)(92) 그리고 (93)에서 각각 적용되고 기억된다. 제1도의 실시예에서 청색데이터를 위해 제1도에 표시된 메모리장치(10)와 비교될때 녹색데이터를 위한 제11도에 표시한 메모리장치(93)는 3배나 더 큰 용량을 가지고 있다. 같은것이 다른 두개의 메모리장치(91)와 (92)에서도 말할 수가 있다.

메모리장치(91)(92)와 (93)에서의 각각의 출력은 외부도형 표시장치, 예를들면 모니터텔레비젼 수상기에 각각의 출력을 공급하는 관련 디지탈, 아날로그 컨버터(101),(102) 그리고 (103)에 공급된다.

컨버터(81)에서 (83)까지 메모리장치(91)에서 (93)까지 그리고 컨버터(101)에서 (103)까지는 수평 그리고 수직동기펄스가 동기분리기(13)에서 공급되는 제어장치(14)에 의해 모두가 제어된다.

제11도와 제12도에 관하여 언급되고 그리고 표시된 본 발명의 제3실시예에 따른 영상신호 프로세서의 작동은 지금 제13도에서 언급된다. 전에 언급한 바와 같이 색 차이/기본색컨버터(8)에서 나타나는 R,G 그리고 B색 신호는 클럭펄스와 중첩된 평균레벨부분을 가지고 있는 R,G 그리고 B색 신호에 각각 적합한 R',G' 그리고 B' 신호를 차례로 공급하는 중간 단계적 변화발생기(70)에 공급된다. 제13도에서 R,G 그리고 B신호의 단 하나의 파형, 예를들면 직류증폭기(71)에 공급되는 R신호가 SI에 의해 표시된다. 반면에 S5에 의해 식별되고 그리고 제13도의 (e)에 의해 표시된 것과 같은 그러한 파형을 가지고 있는 수직구동신호가 클럭펄스발생기(74)에 공급될 때 뒤의 것이 제13도의 (d)에 의해 표시된 것과 같은 파형을 가지고 있는 클럭펄스(S4)를 생성한다.

그것의 직류성분이 캐패시터(C4)의 작동에 의해 중지된 후 클럭펄스(S4)는 트랜지스터(T43)의 베이스에 입력된다. 따라서 트랜지스터(TR3)의 베이스에 적용된 신호(S2)는 제13도의 (c)에 의해 표시하는 것과 같은 파형을 가지고 있고 그리고 신호(S2)는 제13도의 파형(c)에 의해 표시된 것과 같은 클럭펄스와 중첩된 평균 레벨부분을 가지고 있는 입력된 색신호에 부합하는 관련 R',G' 그리고 B'신호(S3)를 공급하기 위해 트랜지스터(TR3)에 의해 역으로 된다.

만약 클럭펄스의 진폭이 너무 높으면 검은색 레벨이 강조되거나 혹은 휜색 레벨은 모니터텔레비젼 스크린에 재생된 정지화상이 회색이 되는 결과로 인하여 희미해지는 것을 것을 주의해야 한다. 이 문제를 실질적으로 소거하기 위해 가변저항기(VR)의 저항고정이 평균레벨인 입력색 신호의 그러한 부분에 중복되는 클럭펄스를 허용토록 선택되어져야 한다. 여기에 중첩된 클럭펄스를 가지고 있는 각각의 R',G' 그리고 B' 색신호는 그들이 3비트 디지탈 신호로 변환되는 관련 아날로그, 디지탈 컨버터(81)에서 (83)까지에 공급된다.

이때에 추출이 되는 주파수는 각각의 색신호에 중첩되는 클럭펄스의 주파수(3MHz)보다 더 높게 되도록 제어장치(14)에 의해 제어된다. 설명된 실례에서 사용된 추출주파수는 28.636MHz이다. 각각의 컨버터(81)에서 (83)까지로부터 출력된 3비트 디지탈 신호는 관련 메모리장치(91)에서 (93)까지에 공급되고 그리고 각 디지탈신호는 3비트는 각각의 메모리(91)(92) 혹은 (93)의 메모리영역(91a)(91b) 그리고 (91c)에서 기억된다. 기억된 색신호는 모니터 텔레비젼 수상기(표시하지 않음)에 차례로 출력된 각각의 아날로그 신호로 컨버터(101)에서 (103)까지에 의해 변환된 제어장치(14)에서 공급된 제어신호에 응하여 연결된 메모리장치(91)에서 (93)까지에서 판독된다.

전에 언급한 바와 같이 본 발명에 따른 영상신호 프로세서 방법은 클럭펄스가 평균레벨에 실질적으로 동일한 값인 영상신호의 부분에 중복되어 있고 그리고 외부도형표시장치에 공급되는 영상신호를 공급하기 위해 클럭펄스의 사이클보다 더 작은 시간에 추출이 되어 나온다는 그러한 것이다.

따라서 어떠한 중간 단계적인 변화 혹은 기본영상의 색은 정확히 재생될 수가 있다. 더욱 본 발명의 둘째 실시예에 따라 영상신호 프로세서는 평균 레벨에 실질적으로 동등한 값인 영상신호의 부분에 클럭펄스를 중첩하고 영상신호를 계수화하는 것이 가능한 스위칭트랜지스터를 포함하고 있고 그리고 스위칭트랜지스터의 스레시홀드값은 관례적인 디저(DITHER)방법에 따라 요구되는 것과 같이 변화되는 것은 필요하지 않다. 따라서 기본영상의 중간 단계적인 변환 혹은 색은 정확히 재생될 수가 있다.

더욱 본 발명의 둘째 실시예에 따라 영상신호 프로세서는 영상신호를 계수화하고 평균레벨에 실질적으로 동등한 값인 영상신호의 부분에 클럭펄스를 중복하는 작동이 가능한 스위칭트랜지스터를 포함하고 있고 그리고 스위칭트랜지스터의 스레시홀드값은 종래의 디저(DITHER)방법에 따라 요구되는 것과 같이 그렇게 변화되는 것이 필요하지 않다. 그러므로 중간단계적 변화 혹은 색의 정확한 재생은 확실하게 달성될 수가 있다.

더군다나 본 발명은 다수의 계수화된 영상을 결합하는데 어떠한 프로세서는 지금가지는 요구되지 않고 있으므로 정지화상의 영상신호표시는 실시간 레벨에 출력도 될 수가 있다. 본 발명의 셋째 실시예에 따라 영상신호 프로세서를 영상신호의 평균레벨에 실질적으로 동등한 값인 저지화상 영상신호 표시의 부분이 클럭펄스에 의해 중첩되고 그리고나서 직류에 의해 증폭되고 그리고 증폭된 신호는 클럭펄스의 사이클보다도 더 작은 시간에 계속하여 추출되어 기억수단에서 기억을 하여 디지탈신호로 변환되도록 그렇게 설계되었다.

본 발명의 이 실시예에 따라 클럭펄스가 중첩된 그 부분의 분해력이 실질적으로 증가되므로 다수의 컨버터의 비트와 메모리장치의 그것은 분해력을 증가하기 위해 증가되는 것은 필요치 않다.

그래서 최소화의 기억용량의 메모리장치의 사용은 정확하게 재생되기 위해 기본영상에서 고유의 중간단계적인 변화와 중간색을 위해서는 충분하다.

C-a. 정지화상데이터 기록(수정 1) :

제14도의 회로에서 나타나는 각종신호의 각각의 파형과 영상신호프로세서의 수정형의 회로블록 다이어그램을 설명하는 제14도와 제15도에 언급하면 거기에서 기본적으로 표시한 영상신호프로세서는 합성색 비디오 신호를 색차이 신호로 변조하고 그리고 역시 3.58MHz의 반송 색 신호의 성분이 중첩되는 기본색 신호를 공급하기 위해 합성 색 비디오신호와 그러한 색차이 신호를 변조하거나 혹은 매트릭스로하기 위하여 작동가능한 컨버터 장치로 이루어지고 있다.

예정된 스레시홀드레벨에서 컨버터장치(1)에서 출력은 계수화하기 위한 계수화회로로서 작동하는 첫째에서 셋째 아날로그 디지탈 컨버터(81,82,83); 합성색 비디오신호에 포함되어 있고 그리고 주파수 n번(n는 2보다도 더 작지 않은 정정수이다)색 버스터(BIRST) 신호의 주파수를 가지고 있는 색 버스트신호와 동기인 클럭펄스를 공급하기 위한 클럭펄스 생성장치(30); 그리고 첫째에서 셋째 컨버터(81)에서 (83)까지로부터 각각의 출력을 추출하고 그리고 기억하기 위해 클럭펄스를 추출하는 것같이 클럭펄스 생성장치(30)에서 클럭펄스를 받도록 적용된 첫째에서 셋째 메모리장치(10,11,12)로 이루어져 있다.

컨버터장치(1)는 입력터미널(2)에 적용된 합성색 비디오신호에서 색 신호를 분리하기 위한 Y/C 분리기(6)로 이루어져 있다. 제15도의 (c)(d) 그리고 (e)에 표시된 각각의 파형은 색차이 신호 B-Y,R-Y 그리고 G-Y,Y/C분리기(6)에서 공급되고 색 신호에서 복조를 위한 색차이신호 복조기(7); 제15도의 (b)에 의해 표시한 것과 같은 그러한 파형에 합성색 비디오신호를 역으로 하고 그리고 증폭하는 것을 위한 넷째 트랜지스터(TRd); 그리고 첫째에서 셋째 트랜지스터 TRa.TRb, 그리고 TRc까지를 가지고 있고 그리고 복조기(7)에서 공급된 색차이신호 B-Y,R-Y 그리고 G-Y를 변조하거나 혹은 매트릭스로 하기에 작동 가능한 컨버터 그리고 트랜지스터(TRd)에 의해 역으로된 합성색 비디오신호, 3.58MHz의 반송색신호의 성분으로서 중복된 각각의 부정적인 기본색신호

,

그리고

를 공급할 수 있는 것으로 이루어져 있다.

색차이/기본색 컨버터(8)를 형성하는 트랜지스터(TRc)에 첫째에서 셋째 트랜지스터(TRa)까지는 그들의 베이스를 가지고 있고 거기에 색차이신호 B-Y,R-Y 그리고 G-Y가 적용되어 있고 그리고 역으로된 합성색 비디오신호가 적용되어 있는 곳에 에미터를 가지고 있다. 이러한 트랜지스터(TRa)에서 (TRc)까지가 반송색 신호성분으로서 중첩된 각각의 기본색 신호

,

그리고

를 출력한다.

제6도에 제13도까지에 관하여 언급하고 표시한 실시예와 달리 각 일본 특허출원번호 61-98968과 61-27213에서 나타난것, 합성색 비디오신호에 포함되어 있는 3.58MHz의 반송색신호를 클럭펄스와 같이 사용된다는 설명하에서 수정에 따라 영상신호 프로서세에서 클럭펄스로 중첩된 영상신호없이 그 사용은 반송색 신호성분이 중첩된 기본색신호를 공급하기 위한 컨버터(8)에 의해서 만들어지는 동안에 개시되었다.

위에서 언급한 구성요소로서 클럭펄스의 중첩이 요구되는 어떤 한구성도 요구되지 아니하므로 영상신호 프로세서는 유리하게 단일화가 될 수 있다. 더욱 합성색 비디오신호가 Y/C 분리기를 통하여 통과함이 없이 트랜지스터(TRa)에서 트랜지스터(TRc)까지의 에미터 직접 적용될 수가 있으므로서 휘도신호의 주파수특성은 Y/C 분리가 실생되는 경우와 비교될때 높은 품질의 화상재생이 이루어지므로서 개량될 수가 있다.

Y/C 분리기(6)에서 나타나는 휘도신호는 동기신호가 휘도신호에서 분리되는 동기분리기(13)에 공급된다. 동기신호 A/D 컨버터(81)에서 (83)까지 메모리장치(10)에서 (12)까지 그리고 D컨버터(101)에서 (103)까지가 제어장치에 의해 제어될 수 있도록 제어장치(표시되어 있지않음)에 적용된다.

첫째에서 셋째 A/D 컨버터(81)에서 (83)까지는 기본색신호 B,R 그리고 G를 변환하기 위해 작동하고 그리고 그것은 지금 언급하려고 하는 방법으로 각각의 계수화된 신호로 반송색 신호성분에 중첩되었다. 제16도와 제17도는 각 기본색 신호가 어떻게 예를들면 그곳에 있는 중첩된 반송색 신호 구성요소로서 청색신호가 아날로그 디지탈 컨버터(81)에 의해 계수화가 되는가를 설명하기 위하여 사용된 파형을 설명한다.

제16도의 (a)에 의해 표시된 것과 같은 그러한 파형을 가지고 있고 거기에 중첩된 반송색 신호성분이 제3도에서 지적된 것과 같은 예정된 스레시홀드레벨을 가지고 있는 연결된 A/D 컨버터(81)에 공급될때 컨버터(81)는 로우레벨신호로 스레시홀드레벨보다 더 높은 레벨의 입력신호를 역으로하고 그리고 역시 하이레벨신호로 스레시홀드레벨보다 더 낮은 레벨의 입력신호를 역으로하는 작동을 한다. 따라서 제16도의 파형 (a)에 의해 표시된 것과 같은 그러한 입력신호가 연결된 컨버터(81)로 입력될때 뒤의 것이 제16도의 (b)에 의해 표시된 파형의 계수화된 신호를 출력한다.

제17도는 확대된 스케일에서 스레시홀드레벨의 부근에서 제16도의 파형(a)의 부분 그리고 역시 제17도에 표시된 파형(a)의 그 부분에 부합하는 제16도의 파형(b)부분을 설명한다.

제17도에서 표시된 파형(a)와 (b)에서 즉시 이해할 수 있는 것과 같이 만약 청색신호의 더 높은 레벨부분이 황색을 표시하고 그리고 같은 청색신호의 더 낮은 레벨부분이 푸른색을 표시하면 황색과 푸른색은 청색레벨이 더 높은 레벨에서 예정된 스레시홀드레벨에 관련이 있는 더 낮은 레벨로 변화하는 동안 대체되고 황색과 푸른색사이의 중간색을 표시한다. 이 보기에서 반송색 신호성분의 펄스폭(듀리비율), 그리고 그것이 한 사이클이 스레시홀드레벨을 고려하여 점차적으로 변화(제4도에서 표시한 파형(b)의 경우에 있어 펄스폭이 축소된 방향에서 변화)하면 중간단계적 변화가 상당하게 변화한다.

이 방법에서 거기에 겹쳐있는 반송색 신호성분으로 기본색신호에 기반을 둔 소위 준중간색이 이루어질 수 있다. 반면에 클럭펄스 생성장치(30)는 복조기(7)에서 공급되는 색버스트를 만들기 위해 작동가능한 다섯째 트랜지스터(TRe)로 이루어져 있고 그리고 형상을 이룬 색버스트에 의해 동기가 된 생성클럭펄스를 발생하기 위한 PLL회로와 그리고 색버스트 신호의 주파수 4배의 주파수를 가지고 있는 것은 14.32MHz(3.58×4)이다.

이 PLL회로는 색버스트신호의 주파수 4배인 주파수를 가지고 있는 생성하는 클럭펄스의 능력있는 전압 제어발진기를 포함하고 있고 발진기(36×4)로부터 출력의 주파수를 분주하기 위한 분주기(34), 그리고 색버스트신호의 그것으로 분주기(34)로부터의 출력의 위상을 비교하고 그리고 분주기(34)로부터의 출력과 색버스신호 사이의 위상에서 차이에 부합되는 에러전압을 전압제어발진기(36)에 적용하기 위한 위상 비교기(32)를 포함하고 있다. 각 메모리(10)에서 (12)까지는 추출 클럭펄스와 같이 사용되는 생성장치(30)에서 클럭펄스로 연결된 A/D 컨버터로부터 계수화된 신호를 추출 그리고 기억하기 위해 작동이 가능하다. 각각의 메모리(10)에서 (12)까지에 판독된 계수화된 신호는 연결된 디지탈 아날로그 컨버터(101)에서 (103)까지에 의해 아날로그신호로 변환된 후 예를들면 모니터 텔레비젼 수상기 혹은 개인용 컴퓨터(3)와 같은 그러한 외부도형 표시장치에 적용된다.

각 메모리(10)에서 (12)까지에 공급된 추출 클럭펄스는 색버스트신호와 그리고 그후 컨버터장치(1)에서 출력된 기본색신호에 중첩된 클럭펄스로서 사용되는 3.58MHz의 반송색 성분에 의해 동기가 된다. 그러므로 영상신호와 반송색 성분사이의 차치의 결과로서 생기는 비트 구성요소에서 결과가 되는 간섭후린지는 안정되고 그러므로 재생된 정지화상은 보기 편안하게 할 수가 있다.

더욱 추출 클럭펄스의 주파수가 반송색 신호성분의 주파수의 정수배수가 되게되면 색버스트신호 즉 간섭후린지는 텔레비젼 스크린 세로로 한방향으로 완전하고 균형있게 정렬되고 거기에 재생된 정지화상 보기에 더욱 편안하게 할 수 있다.

위에서 언급한 영상신호 프로세서의 수정된 형태에 따라 반송색 신호성분으로 중첩된 기본색신호가 스레시홀드레벨의 부근에서 각각의 부분에 계수화가 되면 컨버터와 메모리장치의 많은 비트는 분해력을 증가하기 위해 증가되는 것은 필요가 없다.

이리하여 최소화된 기억용량의 메모리의 사용은 정확하게 재생되는 기본영상에서 고유의 중간단계적 변화와 중간색을 위해서는 충분하다. 더욱 거기에 중첩된 반송색 신호 구성요소를 가지고 있고 기본 색신호가 형성되어질때 합성색 비디오신호는 Y/C 분리기를 통하여 통과함이 없이 직접 공급될 수 있고 재생된 정지화상의 질도 Y/C 분리가 실행되는 경우에 비교하여 개량될 수가 있다.

C-b. 정지화상 데이터기록(수정 2) :

제18도의 회로에서 나타나는 각종 신호의 각각의 파형과 영상신호 프로세서의 또다른 수정된 형의 회로블록도를 설명하는 제18도와 제19도에 따라서 여기에 표시된 영상신호 프로세서 필드메모리(10)에서 (12)까지에 적용된 추출 클럭펄스로서 사용되는 주파수에서 14.318MHz의 둘째 클럭펄스를 생성하기 위한 제어기(42)을 포함하는 클럭펄스 발생기와 그리고 역시 후에 언급하게 되는 것과 같은 방법으로 A/D 컨버터(81)에서 (83)까지에 적용된 클럭펄스를 생성하기 위한 제어장치를 포함하는 클럭펄스발생기와 도면의 (C)에 의해 표시된 첫째 클럭펄스이 파형, 3.58MHz의 주파수를 가지고 있는 첫째 클럭펄스를 공급하기 위해 4에 의해 둘째 클럭펄스의 주파수(14.318MHz)를 분할하기 위한 1/4분주기로 이루어졌다.

그러므로 둘째 클럭펄스는 첫째 클럭펄스에 의해 동기가 되고 그리고 첫째 클럭펄스의 주파수 n배 주파수를 가지고 있다(n는 2보다 더 작지않은 정정수, 예를들면 n는 이 실예에서는 4). 참조번호 46은 첫째 클럭펄스를 중첩하고 클럭펄스 생성장치(40)의 분주기(44)에서 공급되고 중첩된 휘도신호 공급을 위해 휘도신호(Y)를 표시한다.

색차이/기본색 컨버터(8)와 함께 이 중첩되는 회로, 그리고 그것은 색차이신호 B-Y, R-Y 그리고 G-Y를 중첩된 휘도신호에 가산하기 위하여 그리고 A/D 컨버터(81)는 각각의 계수화된 신호를 공급하고 준중간색 생성수단을 형성하기 위하여 작동한다. 중첩하는 회로(46)에서 생서된 중첩된 휘도신호의 파형은 중첩하는 회로(46)에 공급된 휘도신호가 제19도의 (b)에 의해 설명될 동안 제19도의 (d)에 의해 설명된다. 역시 색차이신호의 하나인 예를들면 색차이신호 B-Y는 제19도의 (a)에 의해 표시되고 그리고 계수화된 신호중의 하나인 예를들면 A/D 컨버터(81)에서 나타나는 계수화된 신호는 제19도의 (e)에 의해 표시된다.

클럭펄스 중첩회로(46)는 첫째 클럭펄스가 적용되는 그의 베이스를 가지고 있는 트랜지스터(TRg), 트랜지스터(TRf)에서 출력된 클럭펄스의 레벨은 조정하기 위한 가변저항기(VRx), 첫클럭펄스의 직류성분을 차단하기 위한 직류억제 커패시터(Cx), 그리고 휘도신호(Y)가 적용되는 그의 베이스를 가지고 있는 트랜지스터(TRf) 첫째 클럭펄스를 중첩하기 위해 작동가능한 상기 트랜지스터(TRf), 그의 에미터에 적용되고 휘도신호로 되어 있다. 직류억제 커패시터(Cx)는 영상신호의 주파수 특징을 개량하는 역할을 한다.

더욱 특별히 직류억제 커패시터(C)는 트랜지스터(TRf)의 에미터 피이킹(PEAKING)을 구성한다. 따라서 만약 커패시터(Cx)의 용량이 축소되면 영상신호의 고주파영역은 재생되는 정지화상의 질을 개량하기 위하여 화상의 상당한 변화가 있는 중간단계 변화의 색의 하이라이드(HIGH LIGHT)에서 초래되는 것과 같이 많이 높여진다.

색차이/기본색 컨버터(8)는 각각의 색차이신호가 적용되는 그들의 베이스를 가지고 있는 첫째, 둘째 그리고 셋째 트랜지스터(TRa),(TRb) 그리고(TRc) 그리고 역시 중첩된 휘도신호 즉 거기에서 중첩된 첫째 클럭펄스를 가지고 있는 휘도신호가 적용되는 그들의 에미터를 포함하고 있다.

이러한 트랜지스터(TRa)에서 (TRc)까지는 중첩된 휘도신호와 색차이신호가 함께 합해진 각각의 가산된 신호가 출력되는 것에서 그들의 콜렉터를 가지고 있다. 컨버터(8)에서 가산된 각각의 A/D 컨버터(81)에서 (83)까지에 출력될때 가산된 신호는 제19도의 (e)에 표시된 파형의 각각의 계수화된 신호로 컨버터(81)에서 (83)까지에 의해 변환된다.

메모리(10)에서 (12)까지 그리고 D/A 컨버터(101)에서 (103)까지는 제14도에 관해 표시하고 설명한 영상신호 프로세서의 앞서의 수정양식에 관하여 언급했던 것과 같은 각각의 방법으로 작동한다.

제18도에 관해 위에서 언급한 영상신호 프로세서의 구조는 다음과 같은 방법으로 작동한다. 간단하게 하기 위하여 영상신호 프로세서의 작동을 설명함에 있어서는 색차이신호 B-Y에만 참조가 될 것이다.

그러나 다음 설명은 다른 색차이신호 B-Y와 G-Y에 동등하게 적용할 수 있다는 것은 주의해야 한다. 복조기(7)에서 출력된 색차이신호 B-Y는 제19a도에 의해 표시된 파형을 가지고 있다. 그리고 트랜지스터(TRa)의 베이스에 적용된다. 반면에 제어기(42)에서의 둘째 클럭펄스는 제19c도에 표시된 파형의 첫째 클럭펄스제공을 위하여 분주기(44)에 의해 분할된다.

분주기(44)에서 나타나는 첫째 클럭펄스는 트랜지스터(TRg)의 베이스 에미터통로를 통하여 트랜지스터(TRf)의 에미터에 공급된다. 그리고나서 직류억제 커패시터(Cx)를 통하여 제19b도에 의해 표시된 파형의 휘도신호가 적용되는 그의 베이스를 가지고 있는 상기 트랜지스터(TRf)에 공급된다. 그러므로 트랜지스터(TRf)의 콜렉터에서 중첩된 휘도신호가 나타나 제19d도에 의해 표시된 파형을 가지고 있는 상기 중첩된 휘도신호를 나타낸다.

트랜지스터(TRf)에서 출력된 중첩된 휘도신호는 색컨버터(8)의 트랜지스터(TRa)의 에미터에 차례로 공급된다. 색차이신호 B-Y와 중첩된 휘도신호(Y)는 클럭펄스가 중첩된 청색신호(B)를 트랜지스터(TRa)에 의해 함께 합쳐진다. 이 청색신호(B)는 제19도에 표시된 파형(e)을 가지고 있는 계수화된 신호로 연결된 A/D 컨버터(81)에 의해 계수화된다.

제20도는 거기에 중첩된 클럭펄스로서 청색신호가 아날로그 디지탈 컨버터(81)에 의하여 어떻게 계수화되었는가를 설명하기 위해 사용된 파형을 설명한다. 제20도의 파형(a)에 의해 표시한 것과 같은 거기에 클럭펄스가 중첩된 청색신호가 제20도에서 지적한 것과 같은 예정된 스레시홀드레벨을 가지고 있는 A/D 컨버터(81)에 공급될때 그 컨버터(81)는 로우레벨신호의 스레시홀드레벨보다 더 높은 레벨의 입력신호를 역으로 하고 그리고 또한 하이레벨신호의 스레시호르레벨보다 더 낮은 레벨의 입력신호를 역으로 하기 위해 작동한다.

따라서 제20도의 파형(a)에 의해 표시된 것과 같은 그러한 입력신호가 컨버터(81)에 입력될때 후자가 제20도에 표시한 파형(b)의 계수화된 신호를 출력한다. 제21도는 확대된 스케일에서 스레시홀드레벨의 부근에서 제20도의 파형(a)의 부분과 그리고 역시 제21도에서 표시된 파형(a)의 그 부분에 부합하는 제20도의 파형(b)의 부분을 설명한다.

제21도에서 표시된 파형(a)와 (b)에서 즉시 이해할 수 있는 것과 같이 만약 청색신호의 더 높은 레벨부분이 황색을 표시하고 그리고 같은 청색신호의 더 낮은 레벨부분이 푸른 색을 표시하고 황색과 푸른색은 황색과 푸른색사이의 중간색을 표시하면서 예정된 스레시홀드레벨에 관계있는 더 높은 레벨에서 더 낮은 레벨로 청색신호가 바뀌는 기간동안에 교체된다. 이 보기에서 클럭펄스와 같이 사용되는 반송색 신호성분의 펄스폭(듀티비)이 한 사이클동안 전진적으로 변화하면(펄스폭이 축소된 방향에 변화하고 제21도에서 표시한 파형(b)의 경우)스레시홀드레벨에 관하여 중간단계적인 변화가 부활되게 변환한다.

제어기(42)에서 나타나는 둘째 클럭펄스는 분주기(44)뿐만아니라 각각의 추출 클럭펄스로서 메모리(10)에서 (12)까지에도 공급된다. 추출 클럭펄스에 응답하여 메모리(10)에서 (12)까지는 A/D 컨버터(81)에서 (83)까지에서 각각의 출력을 기억하고 처리한다. 연결된 메모리(10)에서 (12)까지에 기억된 색신호는 제어장치(42)에서 제어신호에 응답하여 아날로그신호가 음극선관의 스크린에 재생을 위해 외부도형 표시장치에 출력된다. 제18도에 관하여 설명하고 표시된 수정에서 메모리(10)에서 (12)까지에 공급된 추출 클럭펄스와 휘도신호에 중첩된 첫째 클럭펄스는 휘도신호와 클럭펄스사이의 비트 구성요소의 결과가 유리하게 완결될 수 있는 것과 같이 텔레비젼에 나타나는 가능한 간섭후린지가 서로서로가 동기가 된다. 게다가 추출 클럭펄스가 첫 클럭펄스의 주파수 4배의 주파수를 가지도록 선택되었기 때문에 간섭후린지는 재생된 정지화상을 편하게 보이도록 하면서 스크린의 세로로 한 방향에 정렬된다.

각 수평 주사회선을 위한 클럭펄스의 위상의 역은 간섭후린지의 재생된 정지화상을 더욱 편안하게 보도록 그리드쉐입(GRID SHAPE)으로 조정되게 한다. 비록 제18도에 관해 표시되고 언급된 영상신호 프로세서는 앞의 실시예의 하나에 관하여 전에 언급한 것과 같이 그러한 장점과 효과를 가져올 수 있다.

본 발명이 수반되는 도면에 관한 앞의 실시예에 대하여 완전히 언급되었다 할지라도 여러가지 변화와 수정이 그러한 숙련된 기술에 명백하다고 하는 것은 주의할만하다.

그러한 변화와 수정은 만약 그들의 여기서 벗어나지 않으면 본 발명의 영역내에 포함된 것을 이해될 수가 있다.

Claims (4)

1. 한 필드기간동안 한 화상의 영상신호표시를 기억하기 위한 기억수단과, 기억수단으로부터 기억수단에 기억된 내용을 판독하기 위해 필요한 판독지령을 생성하기 위한 작동수단과, 라이트 인레디조건과 리드아우트 레디조건사이의 기억수단을 각각 스위칭하기 위한 스위칭수단과, 스위칭수단의 스위칭작동을 제어하기 위해 필요한 제어신호를 생성하되, 리드아우트 지령과 합성 비디오신호에 포함된 수직동기신호를 받기 위해 적합한 스위칭제어수단을 구비하고, 상기 스위칭수단이 리드아우트 지령이 입력된 후 즉시 적용되는 초기 수직동기신호와 동기적으로 스위칭작동을 수행하는 것을 포함하는 영상신호 프로세서.
2. 합성 비디오신호를 색차이신호로 복조하기 위하여 차이신호를 그곳에 중첩된 반송색 신호구성요소를 가지고 있는 각각의 기본색신호로 변환되게 색차이신호를 일으킬 수 있도록 합성색 비디오신호로서 매트릭스로 하기 위한 변환수단과, 예정된 스레시홀드레벨에서 변환수단으로부터 출력을 계수화하기 위한 계수화회로와, 합성색 비디오신호에 포함된 색버스트신호와 동기인 클럭펄스를 생성하고 그리고 색버스트 신호의 주파수 n배 주파수를 가지고 있고 그 n는 2보다 더 작지않은 정정수를 표시하는 클럭펄스 생성회로와, 클럭펄스 생성회로에서 클럭펄스가 표본추출 클럭펄스로서 적용될때 계수화하는 회로에서 출력을 표본추출하고 기억하는 기억수단을 포함하는 영상신호 프로세서.
3. 첫째 클럭펄스를 생성하고 또한 첫째 클럭펄스에 의해 동기인 둘째 클럭펄스를 생성하며 첫째 클럭펄스의 주파수 n배의 주파수를 가지고 있고 그 n은 2보다도 더 작지 않은 정정수를 표시하기 위한 클럭펄스 생성수단과, 중첩된 영상신호를 제공하기 위하여 주어진 영상신호에 첫째 클럭펄스를 중첩하고 또한 계수화된 신호를 공급하기 위하여 중첩된 영상신호를 계수하기 위한 준중간색 생성수단과, 클럭펄스 생성수단으로부터 둘째 클럭펄스가 표본추출 클럭펄스로서 표본추출하고 기억하기 위한 기억수단을 포함하는 영상신호 프로세서.
4. 클럭펄스를 생성하기 위한 클럭펄스 생성수단과, 클럭펄스 생성수단으로부터 클럭펄스에 응답하는 준중간색 생성수단을 포함하되, 준중간색 생성수단은 클럭펄스 생성수단으로부터 공급된 클럭펄스에서 포함된 직류성분을 차단하기 위한 직류억제 커패시터와 그리고 휘도신호가 인가되는 베이스와 클럭펄스가 직류억제 커패시터를 통하여 인가되는 에미터를 구비하되, 클럭펄스로서 중첩된 휘도신호에 대응하는 중첩된 휘도신호가 출력되는 콜렉터를 가지고 있는 상기 트랜지스터와, 합해진 출력을 공급하기 위하여 함께 중첩된 휘도신호와 색차이신호를 합하기 위한 매트릭스회로와, 합해진 출력을 계수화하기 위한 아날로그 디지탈로 구성되는 상기 준중간색 생성수단을 포함하는 영상신호 프로세서.

Images