JPS6144335B2 - - Google Patents
Info
- Publication number
- JPS6144335B2 JPS6144335B2 JP6250779A JP6250779A JPS6144335B2 JP S6144335 B2 JPS6144335 B2 JP S6144335B2 JP 6250779 A JP6250779 A JP 6250779A JP 6250779 A JP6250779 A JP 6250779A JP S6144335 B2 JPS6144335 B2 JP S6144335B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- gate
- signal
- output conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims 3
- 230000005669 field effect Effects 0.000 claims 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、m本の入力のうち何本がハイレベル
にあるかを検出し、ハイレベルにある入力本数0
〜mに対応した(m+1)本の線のうちの1本の
みをハイレベルとする回路(かゝる回路をこゝで
はレベルカウンタ回路という)に関する。 例えばマイクロプロセツサ等で直接命令してコ
ード変換をする場合や、高速乗算器において部分
積の和をとる場合等には、m(mは0,1,2…
…の整数)本の入力のうち何本がハイレベルにあ
るかを検出し、出力することが必要になる。かゝ
るレベルカウンタ回路の機能はソフトウエアによ
つても実現することができるが、かなり多くのプ
ログラム数と実現時間を必要とする。例えば、
Shift Right Logical命令を有するマイクロプロ
セツサで上述の機能を実現しようとした場合、こ
の命令を実行した後、桁あふれ(右へシフトアウ
ト)してきたビツトが0か1かを判定して1の数
を順次カウントして行くことになる。これをプロ
グラムで表わすと概略次のようになる。 シフト:シフト ライト ロジカル ジヤンプ トウー カウント イフ シフト
アウト ビツト=1 ジヤンプ トウー
エンド ジヤツジ カウント:アツド 1 トウー カウンタ コ
ンテスト エンド ジヤツジ:デクレメント ザ コンテ
スト オブ ザ ビツト ナンバカウンタ ジヤンプ トウー エンド ルーチン イフ
ビツト ナンバ カウンタ=0 ジヤンプ トウー シフト このプログラムは入力ビツト数m本の場合、実
行時間として約6mt(tは1命令の平均実行時
間)を要する。 このハイレベルカウントをハードウエアで実現
すると、論理としては組合わせ論理をとることに
なる。例えば、m=3の場合を考えると、3本の
入力のうち0本、1本、2本、3本がハイレベル
である事を検出して、それぞれの本数に対応して
00,01,02,03と名付けた出力がハイに
なるとすれば、入力をi1,i2,i3として、各出力
は次式のようになる。
にあるかを検出し、ハイレベルにある入力本数0
〜mに対応した(m+1)本の線のうちの1本の
みをハイレベルとする回路(かゝる回路をこゝで
はレベルカウンタ回路という)に関する。 例えばマイクロプロセツサ等で直接命令してコ
ード変換をする場合や、高速乗算器において部分
積の和をとる場合等には、m(mは0,1,2…
…の整数)本の入力のうち何本がハイレベルにあ
るかを検出し、出力することが必要になる。かゝ
るレベルカウンタ回路の機能はソフトウエアによ
つても実現することができるが、かなり多くのプ
ログラム数と実現時間を必要とする。例えば、
Shift Right Logical命令を有するマイクロプロ
セツサで上述の機能を実現しようとした場合、こ
の命令を実行した後、桁あふれ(右へシフトアウ
ト)してきたビツトが0か1かを判定して1の数
を順次カウントして行くことになる。これをプロ
グラムで表わすと概略次のようになる。 シフト:シフト ライト ロジカル ジヤンプ トウー カウント イフ シフト
アウト ビツト=1 ジヤンプ トウー
エンド ジヤツジ カウント:アツド 1 トウー カウンタ コ
ンテスト エンド ジヤツジ:デクレメント ザ コンテ
スト オブ ザ ビツト ナンバカウンタ ジヤンプ トウー エンド ルーチン イフ
ビツト ナンバ カウンタ=0 ジヤンプ トウー シフト このプログラムは入力ビツト数m本の場合、実
行時間として約6mt(tは1命令の平均実行時
間)を要する。 このハイレベルカウントをハードウエアで実現
すると、論理としては組合わせ論理をとることに
なる。例えば、m=3の場合を考えると、3本の
入力のうち0本、1本、2本、3本がハイレベル
である事を検出して、それぞれの本数に対応して
00,01,02,03と名付けた出力がハイに
なるとすれば、入力をi1,i2,i3として、各出力
は次式のようになる。
【表】
〓…(1)
02=i1 ̄・i2・i3+i1・i2 ̄・i3+i1・i2・i
3 ̄
02=i1 ̄・i2・i3+i1・i2 ̄・i3+i1・i2・i
3 ̄
Claims (1)
- 1 複数個のMOS電界効果トランジスタをツリ
ー状に接続し、その初段トランジスタは電源の一
端に接続すると共にそのゲートへは出力要求タイ
ミング信号を加え、また2段目、3段目………の
各トランジスタのゲートへは入力信号とその反転
信号を加え、終段トランジスタは出力導体へ接続
し、各トランジスタの接続点および出力導体へ該
電源の他端からプリチヤージしそして各トランジ
スタのゲートへ前記信号を加えてハイ、ローレベ
ルのうちの一方のレベルをとる前記入力信号の数
に対応する1つの出力導体のみをハイ、ローレベ
ルのうちの一方のレベルにするようにしてなるこ
とを特徴とするレベルカウンタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6250779A JPS55154632A (en) | 1979-05-21 | 1979-05-21 | Level counter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6250779A JPS55154632A (en) | 1979-05-21 | 1979-05-21 | Level counter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55154632A JPS55154632A (en) | 1980-12-02 |
JPS6144335B2 true JPS6144335B2 (ja) | 1986-10-02 |
Family
ID=13202149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6250779A Granted JPS55154632A (en) | 1979-05-21 | 1979-05-21 | Level counter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55154632A (ja) |
-
1979
- 1979-05-21 JP JP6250779A patent/JPS55154632A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55154632A (en) | 1980-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2348261A1 (en) | Program product and data processor | |
JPS6131890B2 (ja) | ||
JPS6144335B2 (ja) | ||
JPS54159831A (en) | Adder and subtractor for numbers different in data length using counter circuit | |
JPS63198125A (ja) | 乗算回路 | |
JP2784001B2 (ja) | プログラマブルコントローラの命令処理回路 | |
JPS55116122A (en) | Information processor | |
JPS60173483A (ja) | 論理回路シミュレーション装置 | |
GB1151725A (en) | Register controlling sytem. | |
JP2629737B2 (ja) | アキュムレータ | |
JP2675087B2 (ja) | マイクロコンピュータ | |
GB857511A (en) | Improvements in or relating to dividing multiplying arrangements for electronic digital computing machines | |
JPS567129A (en) | Device selection circuit | |
JPS5557960A (en) | Debugging system | |
JPS6188334A (ja) | 除算回路 | |
JPS604332A (ja) | デコ−ダ型論理演算回路 | |
JPS5561858A (en) | Central operation control unit | |
JPS51117845A (en) | Electronic computer fault diagnostic equipment | |
JPS6366657A (ja) | キヤプチヤ機構を有するマイクロプロセツサ | |
JPS593563A (ja) | 計算機システム評価用タイマ | |
JPS5561846A (en) | Code conversion circuit | |
Gupta et al. | A fast word-level statistical estimator of intra-bus crosstalk | |
JPS5644942A (en) | Information processing unit | |
JPS5659356A (en) | Electronic computer | |
JPS57150038A (en) | Address designating circuit |