JPS6142875B2 - - Google Patents
Info
- Publication number
- JPS6142875B2 JPS6142875B2 JP53131910A JP13191078A JPS6142875B2 JP S6142875 B2 JPS6142875 B2 JP S6142875B2 JP 53131910 A JP53131910 A JP 53131910A JP 13191078 A JP13191078 A JP 13191078A JP S6142875 B2 JPS6142875 B2 JP S6142875B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- gaas
- type compound
- type
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 150000001875 compounds Chemical class 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明はMIS（Metal−Insulatov−
Semiconductor）構造半導体装置、特にヘテロ接
合を用いた化合物半導体のMIS構造半導体装置に
関する。
Semiconductor）構造半導体装置、特にヘテロ接
合を用いた化合物半導体のMIS構造半導体装置に
関する。
GaAsに代表される化合物半導体はSi中の電子
の易動度より高い電子易動度を有するため、マイ
クロ波半導体デバイス材料および高速デイジタル
デバイス材料としてSiより勝れており、すでに
GaAsメタルシヨツトキバリヤ（Meral Schottky
Barrier）電界効果トランジスタ（以下GaAs
MESFET）はSiバイポーラ・トランジスタの特
性限界を打破するマイクロ波トランジスタとして
実用化されている。このGaAs MESFETを回路
素子として用いた論理回路はSiトランジスタによ
る論理回路の３倍以上の速度で動作することが報
告されている。しかしながらGaAs MESFETは
通常ノーマリ・オン型（ゲート零バイアスで電流
が流れている）であるため速度は速いがゲート当
りの消費電力が大きく、高集積化がむづかしい。
そのためSi MOSFETと同様のエンハンス型
GaAs FETの開発が強く望まれ、すでにいくつ
かの試みがなされている。
の易動度より高い電子易動度を有するため、マイ
クロ波半導体デバイス材料および高速デイジタル
デバイス材料としてSiより勝れており、すでに
GaAsメタルシヨツトキバリヤ（Meral Schottky
Barrier）電界効果トランジスタ（以下GaAs
MESFET）はSiバイポーラ・トランジスタの特
性限界を打破するマイクロ波トランジスタとして
実用化されている。このGaAs MESFETを回路
素子として用いた論理回路はSiトランジスタによ
る論理回路の３倍以上の速度で動作することが報
告されている。しかしながらGaAs MESFETは
通常ノーマリ・オン型（ゲート零バイアスで電流
が流れている）であるため速度は速いがゲート当
りの消費電力が大きく、高集積化がむづかしい。
そのためSi MOSFETと同様のエンハンス型
GaAs FETの開発が強く望まれ、すでにいくつ
かの試みがなされている。
その１つはGaAs上に気相成長によつてSiO2，
Si3N4等の絶縁物を成長させてMIS構造にするも
のであるが、この場合SiO2等は単にGaAsに接し
ているためだけであるため境界での表面準位が多
くエンハンス型FETの動作をしない。
Si3N4等の絶縁物を成長させてMIS構造にするも
のであるが、この場合SiO2等は単にGaAsに接し
ているためだけであるため境界での表面準位が多
くエンハンス型FETの動作をしない。
他はSiの場合と同じようにGaAsそのものを酸
化させるもので陽極酸化法によつて形成する試み
が多くなされている。しかしながら現在までの報
告では表面準位の少ない良好なMOS構造は得ら
れていない。
化させるもので陽極酸化法によつて形成する試み
が多くなされている。しかしながら現在までの報
告では表面準位の少ない良好なMOS構造は得ら
れていない。
最近、酸素をドープしたAlxGa1-xAsをGaAs上
に成長させたMIS構造を報告している（Appl.
phys.Lett.Vol32、No.10、15May 1978、pp678−
679）。AlxGa1-xAsは格子定数がGaAsに近いため
境界での表面準位は非常に少ないが禁止帯幅が
GaAsよりわずかに大きいだけであるため、空間
電荷電流が流れてしまい。充分絶縁物として動作
しない。
に成長させたMIS構造を報告している（Appl.
phys.Lett.Vol32、No.10、15May 1978、pp678−
679）。AlxGa1-xAsは格子定数がGaAsに近いため
境界での表面準位は非常に少ないが禁止帯幅が
GaAsよりわずかに大きいだけであるため、空間
電荷電流が流れてしまい。充分絶縁物として動作
しない。
本発明はこれらの化合物半導体MIS構造の欠点
を除去するためになされたもので、上述の種々の
化合物半導体MIS構造の長所を総合し、かつ新し
い構造を提供するものである。
を除去するためになされたもので、上述の種々の
化合物半導体MIS構造の長所を総合し、かつ新し
い構造を提供するものである。
本発明によれば、
半絶縁性化合物半導体基板上にｎ型化合物半導
体、該ｎ型化合物半導体より禁止帯幅の広いｐ型
化合物半導体が該順序にエピタキシヤル成長さ
れ、更にその上に酸化物あるいは窒化物絶縁層が
成長され、該絶縁層上に金属電極が設けられ、ｐ
型化合物半導体層がpn接合の接触電位差によつ
て完全に空乏層化していることを特徴とするMIS
構造半導体装置 が得られる。
体、該ｎ型化合物半導体より禁止帯幅の広いｐ型
化合物半導体が該順序にエピタキシヤル成長さ
れ、更にその上に酸化物あるいは窒化物絶縁層が
成長され、該絶縁層上に金属電極が設けられ、ｐ
型化合物半導体層がpn接合の接触電位差によつ
て完全に空乏層化していることを特徴とするMIS
構造半導体装置 が得られる。
以下本発明の実施例を図面を用いて説明する。
第１図イ，ロ，ハは各々本発明の一実施例である
GaAsFETの断面構造およびMIS構造部分のエネ
ルギーバンド図を示すものである。
第１図イ，ロ，ハは各々本発明の一実施例である
GaAsFETの断面構造およびMIS構造部分のエネ
ルギーバンド図を示すものである。
まず第１図イに示すように半絶縁性GaAs基板
１０上に実効ドナー密度約２×1015cm-3のｎ型
GaAs１１が約２μｍ、実効アクセプタ濃度約１
×1017cm-3のｐ型Al0.5Ga0.5As１２が約500Åエピ
タキシヤル成長されており、その上にCVD法に
よるSiO2１３が約700Å成長されている。更にAl
によるゲート電極１４がこのSiO2上に設けられ
ている。ソース１５１およびドレイン１５２用
n+領域はイオン注入によつて形成され、その上
にAuGeNi等によるオーミツク電極１６１，１６
２が設けられている。
１０上に実効ドナー密度約２×1015cm-3のｎ型
GaAs１１が約２μｍ、実効アクセプタ濃度約１
×1017cm-3のｐ型Al0.5Ga0.5As１２が約500Åエピ
タキシヤル成長されており、その上にCVD法に
よるSiO2１３が約700Å成長されている。更にAl
によるゲート電極１４がこのSiO2上に設けられ
ている。ソース１５１およびドレイン１５２用
n+領域はイオン注入によつて形成され、その上
にAuGeNi等によるオーミツク電極１６１，１６
２が設けられている。
またAl0.5Ga0.5As層の厚さと実効アクセプタ濃
度はpn接合の接触電位差によつて完全に空乏層
化されるように設計されている。したがつてゲー
トが零バイアスのときのエネルギーバンド図は第
１図ロに示すようにGaAs１１、Al0.5Ga0.5As１
２のいずれにも空間電荷があり、ゲートバイアス
が零でもSiO2１３中に電界が生じている。
度はpn接合の接触電位差によつて完全に空乏層
化されるように設計されている。したがつてゲー
トが零バイアスのときのエネルギーバンド図は第
１図ロに示すようにGaAs１１、Al0.5Ga0.5As１
２のいずれにも空間電荷があり、ゲートバイアス
が零でもSiO2１３中に電界が生じている。
ゲートに正の電圧が加えられるとエネルギーバ
ンド図は第１図ハに示すようになりGaAs１１と
Al0.5Ga0.5As１２の境界１８の電位が擬フエルミ
レベル１７より低くなりここに電子が誘起され
る。しかしながらAl0.5Ga0.5As１２中にはすべに
空間電荷があるため、Al0.5Ga0.5As１２とSiO2１
３との境界１９にはほとんど電子は誘起されな
い。
ンド図は第１図ハに示すようになりGaAs１１と
Al0.5Ga0.5As１２の境界１８の電位が擬フエルミ
レベル１７より低くなりここに電子が誘起され
る。しかしながらAl0.5Ga0.5As１２中にはすべに
空間電荷があるため、Al0.5Ga0.5As１２とSiO2１
３との境界１９にはほとんど電子は誘起されな
い。
すなわち、通常絶縁物と化合物半導体の境界に
は多数のトラツプが存在するが、本発明では上述
の如く、この境界に電子が蓄積されることがない
のでトラツプに捕獲されることもなく、これら界
面トラツプが素子の電気的特性に悪影響を与える
ことはない。さらに絶縁膜を用いることにより熱
放出でバリアを越える電子がなくゲートリーク電
流もない。またヘテロ界面の境界１９は表面準位
は少なく電子の移動度も大きくて、同一デイメン
シヨンのSi FETの数倍速い動作が可能である。
は多数のトラツプが存在するが、本発明では上述
の如く、この境界に電子が蓄積されることがない
のでトラツプに捕獲されることもなく、これら界
面トラツプが素子の電気的特性に悪影響を与える
ことはない。さらに絶縁膜を用いることにより熱
放出でバリアを越える電子がなくゲートリーク電
流もない。またヘテロ界面の境界１９は表面準位
は少なく電子の移動度も大きくて、同一デイメン
シヨンのSi FETの数倍速い動作が可能である。
上記実施例においては化合物半導体材料として
GaAs，AlxGa1-xAsを用いた場合について述べた
が、例えばInxGa1-xAsyP1-y等他の化合物半導体
を用いた場合にも全く同様の構造および効果が実
現できることはもちろんである。
GaAs，AlxGa1-xAsを用いた場合について述べた
が、例えばInxGa1-xAsyP1-y等他の化合物半導体
を用いた場合にも全く同様の構造および効果が実
現できることはもちろんである。
更にここでは本発明のMIS構造半導体装置の実
施例としてFETに適用した場合について述べた
が、電荷転送素子（CCD）等他のデバイスに適
用した場合にも、表面準位が少なく、易動度の大
きなしたがつて高速のMIS構造化合物半導体装置
が得られることはもちろんである。
施例としてFETに適用した場合について述べた
が、電荷転送素子（CCD）等他のデバイスに適
用した場合にも、表面準位が少なく、易動度の大
きなしたがつて高速のMIS構造化合物半導体装置
が得られることはもちろんである。
第１図イ，ロ，ハは各々本発明の一実施例を示
すFETの断面図およびMIS構造部分のエネルギ
ーバンド図で、１０：半絶縁性GaAs、１１：ｎ
型GaAs、１２：ｐ型Al0.5Ga0.5As、１３：
SiO2、１４：ゲート金属電極、１５１：ソース
n+領域、１５２：ドレインn+領域、１６１，１
６２：オーミツク電極、１７：動作領域の擬フエ
ルミレベル、１８：ｎ型GaAsとｐ型Al0.5Ga0.
5Asとの境界、１９：ｐ型Al0.5Ga0.5AsとSiO2と
の境界、である。
すFETの断面図およびMIS構造部分のエネルギ
ーバンド図で、１０：半絶縁性GaAs、１１：ｎ
型GaAs、１２：ｐ型Al0.5Ga0.5As、１３：
SiO2、１４：ゲート金属電極、１５１：ソース
n+領域、１５２：ドレインn+領域、１６１，１
６２：オーミツク電極、１７：動作領域の擬フエ
ルミレベル、１８：ｎ型GaAsとｐ型Al0.5Ga0.
5Asとの境界、１９：ｐ型Al0.5Ga0.5AsとSiO2と
の境界、である。
Claims (1)
- １ 半絶縁性化合物半導体基板上にｎ型化合物半
導体、該ｎ型化合物半導体より禁止帯幅の広いｐ
型化合物半導体が該順序にエピタキシヤル成長さ
れ、更にその上に酸化物あるいは窒化物絶縁層が
成長され、該絶縁層上に金属電極が設けられ、前
記ｐ型化合物半導体層がpn接合の接触電位差に
よつて完全に空乏層化していることを特徴とする
MIS構造半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13191078A JPS5558576A (en) | 1978-10-26 | 1978-10-26 | Mis structure semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13191078A JPS5558576A (en) | 1978-10-26 | 1978-10-26 | Mis structure semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558576A JPS5558576A (en) | 1980-05-01 |
| JPS6142875B2 true JPS6142875B2 (ja) | 1986-09-24 |
Family
ID=15069029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13191078A Granted JPS5558576A (en) | 1978-10-26 | 1978-10-26 | Mis structure semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5558576A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2489045A1 (fr) * | 1980-08-20 | 1982-02-26 | Thomson Csf | Transistor a effet de champ gaas a memoire non volatile |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5161265A (en) * | 1974-11-25 | 1976-05-27 | Handotai Kenkyu Shinkokai | 335 zokukagobutsuhandotaisoshi |
-
1978
- 1978-10-26 JP JP13191078A patent/JPS5558576A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5161265A (en) * | 1974-11-25 | 1976-05-27 | Handotai Kenkyu Shinkokai | 335 zokukagobutsuhandotaisoshi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5558576A (en) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US5382814A (en) | Semiconductor device with low thermally generated leakage current | |
| KR100684480B1 (ko) | 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 | |
| JPH084138B2 (ja) | 半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5552330A (en) | Resonant tunneling fet and methods of fabrication | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| Higashiwaki et al. | Vertical gallium oxide transistors with current aperture formed using nitrogen-Ion implantation process | |
| JPS6142875B2 (ja) | ||
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JP3761203B2 (ja) | セルフ・ド−プ相補性電界効果トランジスタ | |
| JPH0131314B2 (ja) | ||
| JP4108252B2 (ja) | 電子デバイス | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6068661A (ja) | 半導体装置 | |
| USH411H (en) | Quasi-accumulation mode FET | |
| EP0237029A2 (en) | A heterojunction field effect device operable at a high output current with a high withstand voltage | |
| CN118156307A (zh) | 一种基于隧穿结的p沟道晶体管结构及其制备方法 | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JPS62209866A (ja) | 半導体装置 |