JPS6141453B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アナログ電圧または電流入力を高速
パルス周期出力に接続的に変換するアナログ・パ
ルス周期変換回路に関する。

〔従来技術〕

ユニジヤンクシヨントランジスタ等を用いて、
その弛張発振を利用した電圧・パルス周期変換回
路は知られている。しかし、この種の回路は、電
圧に対するパルス周期出力のリニアリテイの幅が
せまく、広い範囲にわたつて電圧入力等をパルス
周期に精度よく変換することはできなかつた。

〔発明の目的〕

本発明は、広に範囲にわたつてリニアリテイの
よい高精度なアナログ・パルス周期変換回路を提
供することにある。

〔発明の構成〕

本発明のアナログ・パルス周期変換回路は、ア
ナログ入力及び基準電圧を入力とし基準パルス信
号に応じてアナログ入力を選択して出力する入力
切換回路と、入力切換回路の出力を積分する積分
増巾器と、積分増巾器の出力が零レベルになると
トリガー信号を出力するトリガー回路と、トリガ
ー信号を受けると第１の一定時間の間基準パルス
信号を出力する基準パルス発生器と、トリガー信
号を受けると第２の一定時間の間パルス出力を出
力するパルス発生器と、電源投入時第３の一定時
間の間基準電圧と逆極性でかつ基準電圧の絶対値
より大きな絶対値の電圧を積分増巾器に与える初
期条件設定回路とを有し、これによつて連続的に
アナログ入力をパルス周期出力に精度よく変換す
るものである。

〔実施例〕

第１図に本発明のアナログ・パルス周期変換回
路の一実施例を示す。

入力アナログ電圧Ｖは、比較電圧VNと共にス
ケーラーバツフアアンプ１に加えられ、例えば０
〜４ボルトにスケーリングされる。その０〜４ボ
ルト出力には電源２より１ボルトが加えられ、１
〜５ボルトを得る。入力がアナログ電流の場合は
４〜20ミリアンペアである。スイツチ３として図
示される切換回路は、基準電圧E₁と１〜５ボル
トの入力を交互に切換えてバツフアアンプ４を経
て積分増巾器５に加えるために、比較器６及び単
安定マルチバイブレーター７を含む基準パルス発
生器によつて接作される。

バツフアアンプ４への上記力と同じところに基
準電圧E₁と逆極性であつて｜E₁｜＜｜E₃｜なる
関係の初期条件電圧E₃を切換装置すなわち、ス
イツチ１４を介して与えるための初期条件設定回
路が設けられている。また、積分増巾器５の出力
は、トリガー回路、すなわち、比較器８に与えら
れる。比較器８は、入力が零レベルを通過すると
きにトリガー信号のパルス出力を出力する。単安
定マルチバイブレータ７および９は、比較器８の
出力パルスによりトリガーされる。単安定マルチ
バイブレタ７および比較器６からなる基準パルス
発生器は、上記トリガー信号が与えられると、ア
ナログ入力電圧を一定時間t₁の間バツフアアンプ
４に加えて一定時間t₁を経過すると基準電圧E₁を
バツフアアンプ４に加えるようにスイツチ３を切
換えるようにするものである。出力用の単安定マ
ルチバイブレータ９は、上記トリガーパルスによ
り一定時間ハイレベル出力をパルスドライバー１
０に与える。パルスドライバー１０は、単安定マ
ルチバイブレータ９の出力がハイレベルになる
と、パルストランス１１を介して出力端１２にパ
ルス信号を出力する。単安定マルチバイブレータ
９、パルスドライバーおよびパルストランスで説
明したが、トリガー信号を受けるとパルス信号を
出力端１２に出力するようなものであればなんで
もよい。

次に第２図および第３図を用いて動作を説明す
る。

電源投入時、比較器８の出力を不定にしないた
めに初期条件設定回路１３は、切換装置１４によ
り初期条件電圧E₃をバツフアアンプ４に加えら
れる。このとき、スイツチ３は基準電圧E₁側を
選択している。初期条件電圧E₃がバツフアアン
プ４に加えられる時間T₁は、初期条件設定回路
１３により定められる。その時間T₁の間、比較
器８の出力８はローレベルであり、単安定マルチ
バイブレータ７および９の出力は不定である。電
源が投入された時、電圧E₁とE₃は互に逆極性で
積分増巾器５の入力前段で加算される。

時間T₁を経過すると、バツフアアンプ４の入
力には初期条件電圧E₃と逆極性の基準電圧E₁が
与えられ、積分増巾器５の出力５は電圧E₁に応
じて減少し始め、単安定マルチバイブレータ７お
よび９の出力７および９はローレベルとなる。積
分増巾器５の出力５が減少していき、零レベルに
なるまでの時間T₂は基準電圧E₁によつて定ま
る。

積分増巾器５の出力５が零レベルになると比較
器８はパルス出力すなわち、トルガー信号を出力
し、単安定マルチバイブレータ７および９をトリ
ガーする。単安定マルチバイブレータ７および比
較器６を含む基準パルス発生器の基準パルスが発
生されると、スイツチ３の切換装置は入力アナロ
グ電圧Ｖをバツフアアンプ４を通して積分増巾器
５に加え基準パルス時間t₁の間積分する。

第２図に於て、積分時間t₁に於て、１〜５ボル
トにスケーリングされた信号電圧は線Ａ，Ｂで示
される範囲で積分され、次にスイツチ３の切換に
より、入力信号と逆極性の基準電圧E₁がバツフ
アアンプ４を経て積分増巾器５に加わり、零レベ
ルになる時間即ち時間t₂からt₃で示す間積分され
る。入力信号の値に従つて零レベルになる時間が
異る。

時間t₁に於て、入力信号が積分増巾器５に加わ
る時、積分増巾器５の出力は比較電圧VNと共に
比較器８に加わり、その出力はそれぞれ周期の異
る単安定マルチバイブレーター７及び９に加わ
る。単安定マルチバイブレーター７及び比較器６
を含むパルス発生器は一定時間t₁を径た時に、ス
イツチ３を切換え次に基準電圧E₁を積分増巾器
５に加える様に動作する。入力信号は時間t₁で示
す一定時間加わり、次の時間は基準電圧E₁が入
る。出力用単安定マルチバイブレーター９と基準
パルス発生器は共にハイレベルでトリガーされ、
スイツチ３で示した入力切換装置は基準パルス発
生器がオンの時、入力Ｖを積分増巾器５に入れ、
オフの時基準電圧E₁を入力とする。基準パルス
発生器は比較器６に於て比較用電圧E₂と適宜比
較する。単安定マルチバイブレータ７および９
は、それぞれ一定時間t₁およびt₀の間、出力７お
よび９をハイレベルにするものであり、出力用単
位定マルチバイブレータ９の出力がハイレベルの
間、パルストランス１１を介して出力端１２にパ
ルス出力が出力される。そして、積分増巾器５の
出力５が零になると再び比較器８がルス出力８を
出力して、単安定マルチバイブレータ７および９
をトリガーして、上述した動作の繰に返しにより
連続的にパルス周期出力が得られる。

一実施例に於て、単安定マルチバイブレーター
７の動作時間をt₁時間とした時、t₂及びt₃は次の
ような値に選ぶ。

t₂＝3t₁ t₃＝11t₁ 時間t₂ないしt₃間で積分増巾器５出力が零レベ
ルを通過する時、比較器８は検出して反転し、単
安定マルチバイブレーター７をトリガーして再ス
タートさせる。出力用単安定マルチ９及び単安定
マルチバイブレーター７は、Ｃ―MOS ICのパツ
ケージを使用することが適当である。

上記のような構成によれば、計測システム等の
ように、連続的に状態を検出することが要求され
るとき、連続的な高速パルス出力を広い測定範囲
にわたつてリニアリテイよく得ることができ、か
つ、この信号を受信する側も一定幅t₀のパルス信
号を得ることができるので受信側での信号処理が
容易となるので特に有効である。たとえば温度セ
ンサ特を含むブリツジ回路の出力電圧をアナログ
入力として上記構成を用いれば、温度に応じたパ
ルス周期出力が得られ、精度の高い高速パルス伝
送による計測システムが実現できる。

〔発明の効果〕

以上のように本発明によれば、高精度なアナロ
グ・パルス周期変換回路が実現できるものであ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図である。第
２図および第３図は第１図の回路の動作を説明す
るための波形図である。 １…スケーラバツフアアンプ、２…電源、４…
バツフアアンプ、５…積分増巾器、６，８…比較
器、７，９…単位定マルチバイブレータ、１０…
パルスドライバー、１１…パルストランス、１３
…初期条件設定回路。

Claims (1)

【特許請求の範囲】
1. １ アナログ入力及び基準電圧を入力とし基準パ
   ルス信号を受けているときはアナログ入力を選択
   し基準パルス信号を受けていないときは基準電圧
   を選択して出力する入力切換回路と、入力切換回
   路に接続され入力切換回路の出力を積分する積分
   増巾器と、積分増巾器に接続され積分増巾器の出
   力が零レベルになるとトリガー信号を出力するト
   リガー回路と、トリガー回路に接続されトリガー
   信号を受けると第１の一定時間の間基準パルス信
   号を出力する基準パルス発生器と、トリガー回路
   に接続されトリガー信号を受けると第２の一定時
   間の間パルス出力するパルス発生器と、電源投入
   時第３の一定時間の間基準電圧と逆極性でかつ基
   準電圧の絶対値より大きな絶対値の電圧を基準電
   圧に加算するように積分増巾器に与える初期条件
   設定回路とからなることを特徴とするアナログ・
   パルス周期変換回路。