JPS6140144B2 - - Google Patents
Info
- Publication number
- JPS6140144B2 JPS6140144B2 JP55100383A JP10038380A JPS6140144B2 JP S6140144 B2 JPS6140144 B2 JP S6140144B2 JP 55100383 A JP55100383 A JP 55100383A JP 10038380 A JP10038380 A JP 10038380A JP S6140144 B2 JPS6140144 B2 JP S6140144B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- resistance semiconductor
- imaging device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003384 imaging method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 150000004767 nitrides Chemical class 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 230000006698 induction Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、光情報を非破壊に読み出せ、ダイナ
ミツクレンジが広く、感度が高く、雑音に対して
も強く、かつ空間的、及び時間的解像度が優れた
固体撮像装置の製造方法に関する。
ミツクレンジが広く、感度が高く、雑音に対して
も強く、かつ空間的、及び時間的解像度が優れた
固体撮像装置の製造方法に関する。
本願発明者等は、新規な固体撮像装置の基本的
動作原理、特徴、構造及び従来型固体撮像装置と
の差異等を、論文IEEE Transactions on
Electron Devices、Vol.ED−26、No.12、
December 1979、pp.1970−1977、及び特開昭55
−124259号「半導体装置」、特開昭56−150873号
「半導体撮像装置」、特開昭56−157073号「半導体
撮像装置」、特開昭56−165473号「半導体撮像装
置」等で提案した。
動作原理、特徴、構造及び従来型固体撮像装置と
の差異等を、論文IEEE Transactions on
Electron Devices、Vol.ED−26、No.12、
December 1979、pp.1970−1977、及び特開昭55
−124259号「半導体装置」、特開昭56−150873号
「半導体撮像装置」、特開昭56−157073号「半導体
撮像装置」、特開昭56−165473号「半導体撮像装
置」等で提案した。
撮像装置はマトリツクス状に配置されたセルな
いしは絵素を有する。各絵素は電気的に分離され
選択的に読み出し可能である。半導体基板内の集
積密度を向上させ、空間的な画像分解能を高くす
るためには、各セルはできるだけ小さな面積内に
形成することが望ましい。半導体基板表面と垂直
方向に感光領域と読み出し領域とを配置すること
は集積度向上のため非常に有利である。読み出し
素子として縦型静電誘導トランジスタを用いるこ
とにより高速性能、高集積度、良好なリニア特性
等が得られる。
いしは絵素を有する。各絵素は電気的に分離され
選択的に読み出し可能である。半導体基板内の集
積密度を向上させ、空間的な画像分解能を高くす
るためには、各セルはできるだけ小さな面積内に
形成することが望ましい。半導体基板表面と垂直
方向に感光領域と読み出し領域とを配置すること
は集積度向上のため非常に有利である。読み出し
素子として縦型静電誘導トランジスタを用いるこ
とにより高速性能、高集積度、良好なリニア特性
等が得られる。
光検出領域にフツク構造（hook structure）を
用いることにより、光情報の非破壊読みだしが可
能な固体撮像装置を実現できることも、既に本願
発明者等により前述の論文及び特許願に提案され
ている。この場合、光情報のほぼ完全な積分値と
しての検出出力電圧が得られる。本発明は、この
ようなフツク構造と静電誘導トランジスタの組み
合わせからなるセル構造を有する固体撮像装置の
製造方法に関するものである。
用いることにより、光情報の非破壊読みだしが可
能な固体撮像装置を実現できることも、既に本願
発明者等により前述の論文及び特許願に提案され
ている。この場合、光情報のほぼ完全な積分値と
しての検出出力電圧が得られる。本発明は、この
ようなフツク構造と静電誘導トランジスタの組み
合わせからなるセル構造を有する固体撮像装置の
製造方法に関するものである。
縦型静電誘導トランジスタのゲート領域は電流
制御をするのに適した位置に小さく作られるのが
好ましい。セルの周囲を切込んで、切込部側面か
ら接合ゲートを形成すると、セル寸法を小さく
し、接触抵抗を小さくし、ゲート容量を小さくす
るのに有効である。ただし、このような構造とし
各セルを電気的に分解しようとすると製造上の困
難が伴う。
制御をするのに適した位置に小さく作られるのが
好ましい。セルの周囲を切込んで、切込部側面か
ら接合ゲートを形成すると、セル寸法を小さく
し、接触抵抗を小さくし、ゲート容量を小さくす
るのに有効である。ただし、このような構造とし
各セルを電気的に分解しようとすると製造上の困
難が伴う。
本発明の目的は、上記の如き固体撮像装置を高
信頼度で製造するための方法を提供することであ
る。
信頼度で製造するための方法を提供することであ
る。
本発明によれば、指向性エツチングと絶縁膜の
選択形成との組み合せ、及びセルフアラインによ
つて容易に素子分離と素子構造の形成とが行なえ
る。
選択形成との組み合せ、及びセルフアラインによ
つて容易に素子分離と素子構造の形成とが行なえ
る。
以下図面を参照して本発明をより詳細に説明す
る。
る。
第１図は、本発明によつて製造される固体撮像
装置の代表的構造の一例を部分的に示す。第１図
において、感光領域である高抵抗半導体層１上に
p+領域２、n+領域３、n-領域４が順次形成され
ており、n-領域４を取り囲むようにp+領域６、
n-領域４の上部にn+領域５が形成されている。
又高抵抗半導体層１下面にn+層１５が形成され
ている。ここで「層」と表現したものは各セルに
共通に延在する広い部分を示している。n+層１
５、高抵抗半導体層１、p+領域２及びn+領域３
がn+p+in+構造のフツク構造を形成し光検出領域
となつている。n+領域３、n-領域４、n+領域
５、p+領域６はそれぞれ静電誘導トランジスタ
のドレイン（ソース）、チヤンネル、ソース（ド
レイン）、ゲートを形成して読み出し素子を形成
する。こられの光検出部と読み出しトランジスタ
とはp+領域２とn+領域３との間のpn接合を介し
て互いに関連し、セルを形成する。なお、７，
８，１０，１２は絶縁物、９，１１，１３，１６
は電極、n+領域１４は補助分離領域である。
装置の代表的構造の一例を部分的に示す。第１図
において、感光領域である高抵抗半導体層１上に
p+領域２、n+領域３、n-領域４が順次形成され
ており、n-領域４を取り囲むようにp+領域６、
n-領域４の上部にn+領域５が形成されている。
又高抵抗半導体層１下面にn+層１５が形成され
ている。ここで「層」と表現したものは各セルに
共通に延在する広い部分を示している。n+層１
５、高抵抗半導体層１、p+領域２及びn+領域３
がn+p+in+構造のフツク構造を形成し光検出領域
となつている。n+領域３、n-領域４、n+領域
５、p+領域６はそれぞれ静電誘導トランジスタ
のドレイン（ソース）、チヤンネル、ソース（ド
レイン）、ゲートを形成して読み出し素子を形成
する。こられの光検出部と読み出しトランジスタ
とはp+領域２とn+領域３との間のpn接合を介し
て互いに関連し、セルを形成する。なお、７，
８，１０，１２は絶縁物、９，１１，１３，１６
は電極、n+領域１４は補助分離領域である。
各セルの分離は上側表面より高抵抗半導体層１
まで達する分離領域を設けることによつて達成さ
れる。
まで達する分離領域を設けることによつて達成さ
れる。
高速度性能、高集積度のためにはゲートとなる
p+領域６はチヤンネルとなるn-領域４の側部に
形成され、分離領域内で配線されることが望まし
い。p+ゲート領域６を側面に形成した場合、良
好なオーム性電極を形成するためには側面上での
不純物密度が高いことが望ましい。又高分解能を
得るため、セルの分離、特に電荷蓄積領域である
p+領域２の分離は確実になされることが望まれ
る。そのため第１図では、分離用のn+領域１４
が形成されている。
p+領域６はチヤンネルとなるn-領域４の側部に
形成され、分離領域内で配線されることが望まし
い。p+ゲート領域６を側面に形成した場合、良
好なオーム性電極を形成するためには側面上での
不純物密度が高いことが望ましい。又高分解能を
得るため、セルの分離、特に電荷蓄積領域である
p+領域２の分離は確実になされることが望まれ
る。そのため第１図では、分離用のn+領域１４
が形成されている。
なお、導電型を反転すること等の変更、修正が
行なえることは当業者に自明であろう。
行なえることは当業者に自明であろう。
第１図の電極１６は、SnO2、In2O3等の透明電
極、ドープドポリシリコン、もしくは金属の薄膜
等で形成される。
極、ドープドポリシリコン、もしくは金属の薄膜
等で形成される。
第１図において、静電誘導トランジスタのチヤ
ンネル（部分）となるn-領域４をp+ゲート領域
６は四辺において取り囲んでおり、そのうち三辺
は厚い絶縁層７等で覆われており、他の一辺は電
極９に接続されている。
ンネル（部分）となるn-領域４をp+ゲート領域
６は四辺において取り囲んでおり、そのうち三辺
は厚い絶縁層７等で覆われており、他の一辺は電
極９に接続されている。
第１図を参照して本発明によつて製造される固
体撮像装置の作用を説明する。
体撮像装置の作用を説明する。
アース電極１３と透明電極１６との間には光積
分時間（光照射を受ける期間）内に正の電圧パル
スφ（＋）が印加されている。従つて、φ（＋）
が印加されている状態では、高抵抗半導体層１に
は空乏層が形成され、通常ほぼ厚み分全部分が空
乏化されている。光入力によつて電子正孔対はこ
の高抵抗層１の特にn+層１５近傍において発生
する。発生した正孔は電界によつてドリフトさ
れ、各セルのp+領域２に蓄積され、一方電子は
n+層１５に吸収される。n+領域３及びp+領域２
はフローテイング状態になされたpn接合を形成
しているため、p+領域２内に光情報としての正
孔キヤリアが蓄積されるにつれて、n+領域３内
の電子に対する電位障壁が下がり、従つてn+領
域３内からp+領域２をこえてn+層１５へ電子の
注入が起こる。p+領域２は光によつて発生した
正孔の蓄積により正に帯電するが、n+領域３も
電子が流出した分だけ正に帯電することになる。
この電圧が入射光情報のアナログ量に対応する。
分時間（光照射を受ける期間）内に正の電圧パル
スφ（＋）が印加されている。従つて、φ（＋）
が印加されている状態では、高抵抗半導体層１に
は空乏層が形成され、通常ほぼ厚み分全部分が空
乏化されている。光入力によつて電子正孔対はこ
の高抵抗層１の特にn+層１５近傍において発生
する。発生した正孔は電界によつてドリフトさ
れ、各セルのp+領域２に蓄積され、一方電子は
n+層１５に吸収される。n+領域３及びp+領域２
はフローテイング状態になされたpn接合を形成
しているため、p+領域２内に光情報としての正
孔キヤリアが蓄積されるにつれて、n+領域３内
の電子に対する電位障壁が下がり、従つてn+領
域３内からp+領域２をこえてn+層１５へ電子の
注入が起こる。p+領域２は光によつて発生した
正孔の蓄積により正に帯電するが、n+領域３も
電子が流出した分だけ正に帯電することになる。
この電圧が入射光情報のアナログ量に対応する。
次に信号読み出しについて説明する。n+領域
３は読み出し用静電誘導トランジスタのドレイン
に対応していることから、p+ゲート領域６への
ゲート電極９に読み出しパルス（正のパルス）が
印加され、かつ対応する信号読み出しライン１１
が選択されると、n+ソース領域５より電子がn-
チヤンネル領域４に注入され、n+ドレイン領域
３に流入することになる。この時、n+領域３に
流入した正孔はp+領域２の電位障壁が低くなつ
ていることから、p+領域２をこえて、高抵抗層
１を通り、n+層１５に流出することになる。こ
の時、p+領域２に光入力情報として蓄積されて
いる正孔はほとんど流出することはない。従つ
て、信号の読み出しは非破壊的である。即ち、何
回でも信号を読み出すことができるわけである。
３は読み出し用静電誘導トランジスタのドレイン
に対応していることから、p+ゲート領域６への
ゲート電極９に読み出しパルス（正のパルス）が
印加され、かつ対応する信号読み出しライン１１
が選択されると、n+ソース領域５より電子がn-
チヤンネル領域４に注入され、n+ドレイン領域
３に流入することになる。この時、n+領域３に
流入した正孔はp+領域２の電位障壁が低くなつ
ていることから、p+領域２をこえて、高抵抗層
１を通り、n+層１５に流出することになる。こ
の時、p+領域２に光入力情報として蓄積されて
いる正孔はほとんど流出することはない。従つ
て、信号の読み出しは非破壊的である。即ち、何
回でも信号を読み出すことができるわけである。
フローテイング状態になされたp+領域２に蓄
積されている正孔をクリアするには透明電極１６
の電位をゼロレベル、もしくはわずかに負電位と
することでよい。これによつてリフレツシユが行
なえることになる。
積されている正孔をクリアするには透明電極１６
の電位をゼロレベル、もしくはわずかに負電位と
することでよい。これによつてリフレツシユが行
なえることになる。
以上本発明によつて製造される固体撮像装置の
作用を光検出、非破壊読み出し、リフレツシユに
分けて説明した。
作用を光検出、非破壊読み出し、リフレツシユに
分けて説明した。
第１図のデバイスの動作を簡単に説明する。
光検出期間では、電極１６に正バイアス電圧
Vs（＋）が印加され、この電圧でほぼ高抵抗層
１はp+領域２近傍まで空乏化されている。この
状態で光入力により発生した電子正孔対のうち電
子は基板電極側１６に流れるが、正孔はp+領域
２に蓄積されることになる。n+（３）p+（２）
ｉ（１）n+（１５）構造からなるフツク構造の
動作により、浮遊状態になされているn+領域３
から電子が正バイアスされたn+層１５へ向けて
流出し、一方、p+領域内に蓄積された正孔はn+
領域３内へ流入しないように、n+領域３及びp+
領域２内に不純物密度勾配等を設けておくことに
より、n+領域３の電圧Ｖはほとんど光入力の光
子密度Ｓ（ｔ）の時間積分に比例したものとな
る。このように動作するフツク構造からなる光検
出部のn+領域３の電圧状態を読み出し用トラン
ジスタを形成する第１図で縦型構造のSITを介し
て読み出してやればよい。p+領域２内には光情
報である正孔が蓄積されており、n+領域３の電
圧を読み出し用トランジスタにより読み出してや
つてもp+領域２内の正孔は少なくとも数秒間は
消滅せず、従つて非破壊の読み出し動作が可能で
ある。従つてリフレツシユ時間を適当に選べば、
そのリフレツシユ時間（光照射期間）内では何回
でも読み出し可能であり、しかもn+領域には光
入力の時間、積分値に比例した電圧が蓄積される
ため、リフレツシユ期間内で時々刻々と変化する
光情報を検出することができる。従つて、フツク
構造と読み出し用トランジスタの周波数特性で決
まる時間内の時間的分解能を有することになり、
本発明による固体撮像装置では空間的のみならず
時間的分解能も極めて良い。リフレツシユ時には
基板電極１６の電圧を0V、もしくはわずかに負
バイアスすることにより、p+領域２に蓄積され
た正孔をリフレツシユしてやればよい。さらに第
１図で光入力表面がほぼ完全に平坦になされてい
ること、及びほぼセル部分の面積全体を光検出面
積に使用できることも光検出感度の点で利点があ
る。当然のことながら、Ｂ、Ｇ、Ｒの色フイルタ
ー等を市松模様状に各セル部に配置することによ
り、カラー用の固体撮像装置が実現できる。
Vs（＋）が印加され、この電圧でほぼ高抵抗層
１はp+領域２近傍まで空乏化されている。この
状態で光入力により発生した電子正孔対のうち電
子は基板電極側１６に流れるが、正孔はp+領域
２に蓄積されることになる。n+（３）p+（２）
ｉ（１）n+（１５）構造からなるフツク構造の
動作により、浮遊状態になされているn+領域３
から電子が正バイアスされたn+層１５へ向けて
流出し、一方、p+領域内に蓄積された正孔はn+
領域３内へ流入しないように、n+領域３及びp+
領域２内に不純物密度勾配等を設けておくことに
より、n+領域３の電圧Ｖはほとんど光入力の光
子密度Ｓ（ｔ）の時間積分に比例したものとな
る。このように動作するフツク構造からなる光検
出部のn+領域３の電圧状態を読み出し用トラン
ジスタを形成する第１図で縦型構造のSITを介し
て読み出してやればよい。p+領域２内には光情
報である正孔が蓄積されており、n+領域３の電
圧を読み出し用トランジスタにより読み出してや
つてもp+領域２内の正孔は少なくとも数秒間は
消滅せず、従つて非破壊の読み出し動作が可能で
ある。従つてリフレツシユ時間を適当に選べば、
そのリフレツシユ時間（光照射期間）内では何回
でも読み出し可能であり、しかもn+領域には光
入力の時間、積分値に比例した電圧が蓄積される
ため、リフレツシユ期間内で時々刻々と変化する
光情報を検出することができる。従つて、フツク
構造と読み出し用トランジスタの周波数特性で決
まる時間内の時間的分解能を有することになり、
本発明による固体撮像装置では空間的のみならず
時間的分解能も極めて良い。リフレツシユ時には
基板電極１６の電圧を0V、もしくはわずかに負
バイアスすることにより、p+領域２に蓄積され
た正孔をリフレツシユしてやればよい。さらに第
１図で光入力表面がほぼ完全に平坦になされてい
ること、及びほぼセル部分の面積全体を光検出面
積に使用できることも光検出感度の点で利点があ
る。当然のことながら、Ｂ、Ｇ、Ｒの色フイルタ
ー等を市松模様状に各セル部に配置することによ
り、カラー用の固体撮像装置が実現できる。
本発明による固体撮像装置の製造工程を各工程
ごとに順次説明する。ここでは簡略化するために
１セル部分のみに限定して断面構造を図示して説
明するが、当然のことながら実際上は複数のセル
がマトリツクスを構成する。
ごとに順次説明する。ここでは簡略化するために
１セル部分のみに限定して断面構造を図示して説
明するが、当然のことながら実際上は複数のセル
がマトリツクスを構成する。
(1) 第２図ａに示す様に、導電型がｉ又はn-又
はp-の高抵抗Si基板１上に不純物密度1016〜
1018cm-3程度（例えば厚さ〓３μｍのp+領域２
と、不純物密度1017〜1021cm-3程度（例えば厚
さ〓２μｍで１×1019cm-3以上）のn+領域３
を、拡散又は気相成長あるいはイオン注入等に
より形成し、続いて不純物密度＜１×1015／cm
３厚さ〓４μｍのn-領域４を気相成長等によ
り形成する。このn-領域４を形成するに当
り、オートドーピングを防ぐためにn+領域３
の表面を、反対導電型の不純物の拡散又はイオ
ン注入により補償しておくこともできる。又
n+領域３を先に形成し、イオン注入によりp+
領域２を後で形成してもよい。
はp-の高抵抗Si基板１上に不純物密度1016〜
1018cm-3程度（例えば厚さ〓３μｍのp+領域２
と、不純物密度1017〜1021cm-3程度（例えば厚
さ〓２μｍで１×1019cm-3以上）のn+領域３
を、拡散又は気相成長あるいはイオン注入等に
より形成し、続いて不純物密度＜１×1015／cm
３厚さ〓４μｍのn-領域４を気相成長等によ
り形成する。このn-領域４を形成するに当
り、オートドーピングを防ぐためにn+領域３
の表面を、反対導電型の不純物の拡散又はイオ
ン注入により補償しておくこともできる。又
n+領域３を先に形成し、イオン注入によりp+
領域２を後で形成してもよい。
(2) 第２図ｂに示す様に、n-領域４の表面に酸
化膜１７、（厚さ〜1000Å）と窒化膜１８（厚
さ1000Å〜2000Å）を熱酸化及びCVD法によ
り形成する。
化膜１７、（厚さ〜1000Å）と窒化膜１８（厚
さ1000Å〜2000Å）を熱酸化及びCVD法によ
り形成する。
第２図ｃに示す様に、ホトレジスト膜１９を
通常のホトリソグラフ技術により形成する。
通常のホトリソグラフ技術により形成する。
(4) 第２図ｄに示す様に、工程(3)（第２図ｃ）で
露出している窒化膜１８、酸化膜１７をプラズ
マエツチ、スパツタエツチ、ケミカルエツチ等
により除去した後、ホトレジスト膜１９を除去
し、熱酸化により酸化膜７（厚み〜１μｍ）を
形成する。これは通常の選択酸化で形成するこ
とができる。
露出している窒化膜１８、酸化膜１７をプラズ
マエツチ、スパツタエツチ、ケミカルエツチ等
により除去した後、ホトレジスト膜１９を除去
し、熱酸化により酸化膜７（厚み〜１μｍ）を
形成する。これは通常の選択酸化で形成するこ
とができる。
(5) 第２図ｅに示す様に、ホトレジスト膜１９′
を通常のホトリソグラフ技術により形成し、プ
ラズマエツチ、スパツタエツチ、ケミカルエツ
チ等により窒化膜１８、酸化膜１７、次いで
n-領域４を方向性エツチにより主表面と壁面
がほぼ垂直になる様に除去する。n-領域４の
除去される深さは約２μｍ程度とする。又方向
性エツチの手段としてはアルカリエツチあるい
はプラズマエツチ等により行なう。
を通常のホトリソグラフ技術により形成し、プ
ラズマエツチ、スパツタエツチ、ケミカルエツ
チ等により窒化膜１８、酸化膜１７、次いで
n-領域４を方向性エツチにより主表面と壁面
がほぼ垂直になる様に除去する。n-領域４の
除去される深さは約２μｍ程度とする。又方向
性エツチの手段としてはアルカリエツチあるい
はプラズマエツチ等により行なう。
(6) 第２図ｆに示す様に、ホトレジスト膜１９′
を除去した後不純物密度1019〜1021cm-3程度、
（例えば深さ〓１μｍで１×1019cm-3以上）の
p+領域６をボロン等のｐ型不純物の拡散もし
くはイオン注入により形成する。続いて全面に
亘り窒化膜１８をCVD法等により形成する。
を除去した後不純物密度1019〜1021cm-3程度、
（例えば深さ〓１μｍで１×1019cm-3以上）の
p+領域６をボロン等のｐ型不純物の拡散もし
くはイオン注入により形成する。続いて全面に
亘り窒化膜１８をCVD法等により形成する。
(7) 第２図ｇに示す様に、ホトレジスト膜１９″
を通常のホトリソグラフ技術により形成し、工
程(5)に述べた指向性エツチで窒化膜１８、p+
領域６、n-領域４、n+領域３、p+領域２まで
エツチする。
を通常のホトリソグラフ技術により形成し、工
程(5)に述べた指向性エツチで窒化膜１８、p+
領域６、n-領域４、n+領域３、p+領域２まで
エツチする。
(8) 第２図ｈに示す様に、ホトレジスト膜１９″
を除去後工程(7)（第２図ｇ）で切り込んだ領域
に酸化膜７′を熱酸化等により、形成する。
を除去後工程(7)（第２図ｇ）で切り込んだ領域
に酸化膜７′を熱酸化等により、形成する。
(9) 第２図ｉに示す様に、ホトレジスト３０を通
常のホトリソグラフ技術により形成した後、工
程(5)に述べた指向性エツチで切り込み部分の底
部の酸化膜７′を除去する。
常のホトリソグラフ技術により形成した後、工
程(5)に述べた指向性エツチで切り込み部分の底
部の酸化膜７′を除去する。
(10) 第２図ｊに示す様に、ホトレジスト膜３０を
除去した後、工程(9)（第２図ｉ）で酸化膜７′
を除去した領域にｎ領域１４（不純物密度＞１
×1015／cm３、深さ約0.5μｍ）を、燐等のｎ
型不純物の拡散もしくはイオン注入により形成
する。続いてポジ型ホトレジスト３１を用いて
通常のホトリソグラフ技術により各セルの三辺
を露出させ、露出した窒化膜１８をエツチング
除去する。
除去した後、工程(9)（第２図ｉ）で酸化膜７′
を除去した領域にｎ領域１４（不純物密度＞１
×1015／cm３、深さ約0.5μｍ）を、燐等のｎ
型不純物の拡散もしくはイオン注入により形成
する。続いてポジ型ホトレジスト３１を用いて
通常のホトリソグラフ技術により各セルの三辺
を露出させ、露出した窒化膜１８をエツチング
除去する。
(11) 第２図ｋに示す様に、ポジ型ホトレジスト膜
３１を除去した後、熱酸化等により酸化膜７
（４０）（厚さ１μｍ）を形成する。これは選択
酸化で各セルのp+領域６は三辺が厚い酸化膜
で覆われ、残る一辺のみ窒化膜１８で覆われる
形になる。
３１を除去した後、熱酸化等により酸化膜７
（４０）（厚さ１μｍ）を形成する。これは選択
酸化で各セルのp+領域６は三辺が厚い酸化膜
で覆われ、残る一辺のみ窒化膜１８で覆われる
形になる。
(12) 第２図ｉに示す様に、ポジ型ホトレジスト膜
３２を通常のホトリソグラフ技術により形成
し、工程〓と工程(6)で形成された窒化膜１８、
酸化膜１７を除去する。
３２を通常のホトリソグラフ技術により形成
し、工程〓と工程(6)で形成された窒化膜１８、
酸化膜１７を除去する。
(13) 第２図ｍに示す様に、ポジ型ホトレジスト
膜３２を除去後、n-高抵抗領域１の厚みを所
要の厚みまでバブルエツチ等で薄くして（例え
ば〜50μｍ）n+領域５（不純物密度＞１×
1020／cm３、深さ〜0.3μｍ）、n+層１５（不純
物密度、深さはn+領域５と同じ）を砒素等の
ｎ型不純物の拡散もしくはイオン注入により形
成する。
膜３２を除去後、n-高抵抗領域１の厚みを所
要の厚みまでバブルエツチ等で薄くして（例え
ば〜50μｍ）n+領域５（不純物密度＞１×
1020／cm３、深さ〜0.3μｍ）、n+層１５（不純
物密度、深さはn+領域５と同じ）を砒素等の
ｎ型不純物の拡散もしくはイオン注入により形
成する。
(14) 第２図ｎに示す様に、各セルの一辺に残つ
た窒化膜１８を除去したあと、切り込み部分に
絶縁物８を埋め込む。これは例えばポジ型のホ
トレジストを全面に塗布し、全面露光現像して
もよく、又はポリイミド（商品名PIQ）等を全
面塗布後全面エツチしてもよい。次にメツキ、
蒸着スパツタ、ホトエツチ等によりp+領域６
のコンタクト金属電極９を紙面垂直に並んだ各
セル共通に接続して形成する。次に電極９上に
絶縁物１０（CVD法による酸化膜又は（14）
の工程の様なホトレジスト膜、ポリイミド膜）
をホトリソグラフ技術により形成する。又n+
層１５にはIn2O3、SnO2等の透明電極１６を形
成する。
た窒化膜１８を除去したあと、切り込み部分に
絶縁物８を埋め込む。これは例えばポジ型のホ
トレジストを全面に塗布し、全面露光現像して
もよく、又はポリイミド（商品名PIQ）等を全
面塗布後全面エツチしてもよい。次にメツキ、
蒸着スパツタ、ホトエツチ等によりp+領域６
のコンタクト金属電極９を紙面垂直に並んだ各
セル共通に接続して形成する。次に電極９上に
絶縁物１０（CVD法による酸化膜又は（14）
の工程の様なホトレジスト膜、ポリイミド膜）
をホトリソグラフ技術により形成する。又n+
層１５にはIn2O3、SnO2等の透明電極１６を形
成する。
(15) 第２図ｏに示す様に、各セルの静電誘導ト
ランジスタのn+領域５への電極１１をメツ
キ、蒸着、スパツタ等により（14）の工程のコ
ンククト金属電極９と直交する様にホトリソグ
ラフ技術により紙面に平行な方向に並んだ各セ
ル共通に接続して形成する。
ランジスタのn+領域５への電極１１をメツ
キ、蒸着、スパツタ等により（14）の工程のコ
ンククト金属電極９と直交する様にホトリソグ
ラフ技術により紙面に平行な方向に並んだ各セ
ル共通に接続して形成する。
(16) 第１図に示す様に、全面に絶縁物１２を塗
布後、蒸着、あるいはスパツタ等によりアース
電極１３を形成する。
布後、蒸着、あるいはスパツタ等によりアース
電極１３を形成する。
以上の工程により固体撮像装置が製作できる。
次に本発明による固体撮像装置の製造方法の他
の実施例を説明する。不純物密度、厚み、深さ等
は前述の実施例と同じである。
の実施例を説明する。不純物密度、厚み、深さ等
は前述の実施例と同じである。
(1) 前述の実施例（第２図）の工程(1)〜(4)まで
（図では第２図ａ〜ｄまで）は同一である。
（図では第２図ａ〜ｄまで）は同一である。
(2) 第３図ａに示す様に、ホトレジスト膜１９を
通常のホトリソグラフ技術より形成し、前述の
指向性エツチで窒化膜１８、酸化膜１７、n-
領域４、n+領域３、p+領域２を表面に対しほ
ぼ垂直にエツチング除去する。
通常のホトリソグラフ技術より形成し、前述の
指向性エツチで窒化膜１８、酸化膜１７、n-
領域４、n+領域３、p+領域２を表面に対しほ
ぼ垂直にエツチング除去する。
(3) 第３図ｂに示す様に、ホトレジスト膜１９を
除去し、反応性スパツタ、蒸着等により窒化膜
１８を形成する。スパツタ、蒸着は指向性をよ
くすることにより表面及び切り込んだ底面のみ
に窒化膜１８が形成される。
除去し、反応性スパツタ、蒸着等により窒化膜
１８を形成する。スパツタ、蒸着は指向性をよ
くすることにより表面及び切り込んだ底面のみ
に窒化膜１８が形成される。
(4) 第３図ｃに示す様に、酸化膜７′を熱酸化等
により形成する。窒化膜のマスク効果により、
半導体表面が露出している切り込み部分の壁面
のみ酸化膜７′が形成される。
により形成する。窒化膜のマスク効果により、
半導体表面が露出している切り込み部分の壁面
のみ酸化膜７′が形成される。
(5) 第３図ｄに示す様に、ポジ型ホトレジスト４
０を全面塗布し全面露光する。露光量を制御す
ることにより切り込み部分の任意の深さまでホ
トレジストを残す。続いて露出している酸化膜
７′をエツチング除去する。
０を全面塗布し全面露光する。露光量を制御す
ることにより切り込み部分の任意の深さまでホ
トレジストを残す。続いて露出している酸化膜
７′をエツチング除去する。
(6) 第３図ｅに示す様に、ホトレジスト４０を除
去した後、p+領域６をボロン等のｐ型不純物
の拡散又はイオン注入により形成し続いて酸化
膜７″を熱酸化により形成し、p+領域６を覆
う。
去した後、p+領域６をボロン等のｐ型不純物
の拡散又はイオン注入により形成し続いて酸化
膜７″を熱酸化により形成し、p+領域６を覆
う。
(7) 第３図ｆに示す様に、n-高抵抗領域１をバ
ブルエツチ等で所要の厚さまでエツチした後、
窒化膜１８、酸化膜１７を除去しn+領域５，
１４，１５をｎ型不純物を拡散もしくはイオン
注入により形成する。
ブルエツチ等で所要の厚さまでエツチした後、
窒化膜１８、酸化膜１７を除去しn+領域５，
１４，１５をｎ型不純物を拡散もしくはイオン
注入により形成する。
(8) 第３図ｇに示す様に、ポジ型ホトレジスト４
１により通常のホトリソグラフ技術と酸化膜
７″のエツチング除去により各セルの一辺のp+
領域６を露出させる。
１により通常のホトリソグラフ技術と酸化膜
７″のエツチング除去により各セルの一辺のp+
領域６を露出させる。
(9) 以後電極配線は前述の実施例の工程（14）〜
（16）（第２図ｎ、第２図ｏ及び第１図）とほぼ
同様にして行なう。即ち、ポジ型ホトレジスト
４１を除去後、切り込み部分に絶縁物８を埋め
込む。これは例えばポジ型のホトレジストを全
面に塗布し、全面露光現像してもよく、又はポ
リイミド（商品名PIQ）等を全面塗布後全面エ
ツチしてもよい。次にメツキ、蒸着スパツタ、
ホトエツチ等により、p+領域６のコンタクト
金属電極９を各セル共通に接続して形成する。
次に電極９上に絶縁物１０（CVDによる酸化
膜、又はホトレジスト膜、ポリイミド膜）をホ
トリソグラフ技術により形成する。又、n+領
域１５にはIn2O3、SnO2等の透明電極１６を形
成する。
（16）（第２図ｎ、第２図ｏ及び第１図）とほぼ
同様にして行なう。即ち、ポジ型ホトレジスト
４１を除去後、切り込み部分に絶縁物８を埋め
込む。これは例えばポジ型のホトレジストを全
面に塗布し、全面露光現像してもよく、又はポ
リイミド（商品名PIQ）等を全面塗布後全面エ
ツチしてもよい。次にメツキ、蒸着スパツタ、
ホトエツチ等により、p+領域６のコンタクト
金属電極９を各セル共通に接続して形成する。
次に電極９上に絶縁物１０（CVDによる酸化
膜、又はホトレジスト膜、ポリイミド膜）をホ
トリソグラフ技術により形成する。又、n+領
域１５にはIn2O3、SnO2等の透明電極１６を形
成する。
各セルの静電誘導トランジスタのn+領域５
への電極１１をメツキ、蒸着、スパツタ等によ
り電極９と直交する様にホトリソグラフ技術に
より各セル共通に接続して形成する。
への電極１１をメツキ、蒸着、スパツタ等によ
り電極９と直交する様にホトリソグラフ技術に
より各セル共通に接続して形成する。
(10) 第１図に示す様に、全面に絶縁物１２を塗布
後、メツキ、蒸着あるいはスパツタ等によりア
ース電極１３を形成する。
後、メツキ、蒸着あるいはスパツタ等によりア
ース電極１３を形成する。
以上の工程により固体撮像装置が製作できる。
本発明は、光情報が非破壊に読み出せ、ダイナ
ミツクレンジが広く、感度が高く、雑音に対して
も強く、かつ空間的、及び時間的解像度の優れた
固体撮像装置を高信頼度で製造できる製造方法を
提供したものである。
ミツクレンジが広く、感度が高く、雑音に対して
も強く、かつ空間的、及び時間的解像度の優れた
固体撮像装置を高信頼度で製造できる製造方法を
提供したものである。
特に光照射面が完全に平坦部分で形成されるた
めに、光の開口率が高い。また本発明の製造工程
の分離領域の幅も例えば２μｍ以下等の寸法で形
成でき、セル面積を縮小化でき素子の集積度が高
くなる。
めに、光の開口率が高い。また本発明の製造工程
の分離領域の幅も例えば２μｍ以下等の寸法で形
成でき、セル面積を縮小化でき素子の集積度が高
くなる。
本発明の実施例で説明したように、本発明の製
造方法は、指向性エツチングと絶縁膜の選択形成
との組み合わせ、及びセルフアラインによつて容
易に素子分離と素子構造の形成とが行なえること
から製造上信頼度が高いという効果がある。
造方法は、指向性エツチングと絶縁膜の選択形成
との組み合わせ、及びセルフアラインによつて容
易に素子分離と素子構造の形成とが行なえること
から製造上信頼度が高いという効果がある。
第１図は本発明によつて製造される固体撮像装
置の１セル部分の断面構造図を示し、第２図は第
１図に示した断面構造を有する固体撮像装置の製
造工程の一実施例を示し、第３図は、製造工程の
別の実施例を示す。
置の１セル部分の断面構造図を示し、第２図は第
１図に示した断面構造を有する固体撮像装置の製
造工程の一実施例を示し、第３図は、製造工程の
別の実施例を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の高抵抗半導体層の１主表面上に、一方
の導電型の低抵抗半導体層、他方の導電型の低抵
抗半導体層、前記他方の導電型の低抵抗半導体層
と同一導電型の第２の高抵抗半導体層を形成する
工程と、前記第２の高抵抗半導体層の表面から前
記表面にほぼ垂直で前記第２の高抵抗半導体層が
露出する側面を有する凹部を形成する工程と、前
記露出した側面より前記一方の導電型の不純物を
前記第２の高抵抗半導体層中へ導入することによ
り前記一方の導電型のゲート領域を形成する工程
と、前記ゲート領域の表面を選択的に露出させる
工程と、前記露出されたゲート領域の表面上に電
極を形成する工程とを含む固体撮像装置の製造方
法。 ２ 前記凹部を形成する工程が前記第１の高抵抗
半導体層に達する凹部を形成した後底面上にマス
ク材層を形成して所定の高さ以上の側面のみを露
出させる工程を含むことを特徴とする前記特許請
求の範囲第１項記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038380A JPS5724577A (en) | 1980-07-21 | 1980-07-21 | Manufacture of solid state image pick up device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038380A JPS5724577A (en) | 1980-07-21 | 1980-07-21 | Manufacture of solid state image pick up device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5724577A JPS5724577A (en) | 1982-02-09 |
| JPS6140144B2 true JPS6140144B2 (ja) | 1986-09-08 |
Family
ID=14272483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10038380A Granted JPS5724577A (en) | 1980-07-21 | 1980-07-21 | Manufacture of solid state image pick up device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5724577A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2950346A3 (en) * | 2004-08-20 | 2016-03-16 | Artto Aurola | Semiconductor radiation detector with a modified internal gate structure |
-
1980
- 1980-07-21 JP JP10038380A patent/JPS5724577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5724577A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096725B1 (en) | Semiconductor image pick-up device | |
| EP0453998B1 (en) | Semiconductor memory device having a bit line constituted by a semiconductor layer | |
| US4686555A (en) | Solid state image sensor | |
| US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
| JPH056353B2 (ja) | ||
| US4499654A (en) | Method for fabricating semiconductor photodetector | |
| EP0118568B1 (en) | Semiconductor image pickup device | |
| CN117038790A (zh) | 碲镉汞红外探测器的制备方法 | |
| JPH0458698B2 (ja) | ||
| US4608587A (en) | Semiconductor optoelectro transducer | |
| EP0038697B1 (en) | Semiconductor image sensor | |
| US4684966A (en) | Static induction transistor photodetector having a deep shielding gate region | |
| JPS6140144B2 (ja) | ||
| JPS59107688A (ja) | 半導体撮像装置 | |
| JPS6089967A (ja) | 光電変換素子 | |
| US4502203A (en) | Method for fabricating semiconductor photodetector | |
| JPH069236B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0414548B2 (ja) | ||
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
| JPH0444467B2 (ja) | ||
| JPH0620121B2 (ja) | 半導体装置の製造方法 | |
| JPH0691235B2 (ja) | 撮像素子アレイ及びその製作方法 | |
| JPH0473346B2 (ja) | ||
| JPH0650771B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS59108472A (ja) | 固体撮像装置 |