JPS6140110B2 - - Google Patents

Info

Publication number
JPS6140110B2
JPS6140110B2 JP55044674A JP4467480A JPS6140110B2 JP S6140110 B2 JPS6140110 B2 JP S6140110B2 JP 55044674 A JP55044674 A JP 55044674A JP 4467480 A JP4467480 A JP 4467480A JP S6140110 B2 JPS6140110 B2 JP S6140110B2
Authority
JP
Japan
Prior art keywords
information
output
storage means
storage
coded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55044674A
Other languages
Japanese (ja)
Other versions
JPS56142584A (en
Inventor
Sadanobu Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4467480A priority Critical patent/JPS56142584A/en
Publication of JPS56142584A publication Critical patent/JPS56142584A/en
Publication of JPS6140110B2 publication Critical patent/JPS6140110B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は記憶装置内の情報を順次のアドレスか
ら反復して読取り、表示装置等の出力装置に与え
るためのデータ出力方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data output method for repeatedly reading information in a storage device from sequential addresses and providing it to an output device such as a display device.

近年、特に情報処理に関連する分野において、
システムが複雑、かつ高度になるにつれて、数値
等のコード化された情報の処理、いわゆるデータ
処理に加えてイメージ情報等の処理を含んだ複合
情報処理システムが出現し、その応用範囲を拡大
させつつある。従来のデータ処理システムにおい
ては、取扱われる情報は数値等のコード化された
情報であり、従つて、コード化されたデータを出
力装置に送出する場合には、そのコードを人間が
判読可能なパターンに変換せねばならなかつた。
In recent years, especially in fields related to information processing,
As systems become more complex and sophisticated, complex information processing systems that include the processing of image information in addition to the processing of coded information such as numerical values, so-called data processing, have appeared, and their range of applications has expanded. be. In conventional data processing systems, the information handled is coded information such as numerical values. Therefore, when sending coded data to an output device, the code must be converted into a human-readable pattern. I had to convert it to .

これに反して、例えば、イメージ情報は、それ
自体が人間が半読可能な情報として情報処理シス
テムの中で取扱われている。そのために、上記複
合情報処理システムのごとく、コード化された情
報とコード化されていない情報を混在させた場合
には、一般に情報のタイプに従つて別々の記憶装
置を設けるか、もしくは同一タイプの情報に変換
後、記憶装置に蓄積するようにせねばならず、そ
の制御系が著しく複雑になつていた。更に、コー
ド化されていない情報の蓄積は極めて大容量の記
憶装置を必要とし、その結果処理システムの価格
を上昇し、応用面における利用の拡大が阻まれて
いた。
On the other hand, for example, image information itself is handled in information processing systems as information that is semi-readable by humans. For this reason, when coded information and non-coded information are mixed, as in the above-mentioned complex information processing system, separate storage devices are generally provided depending on the type of information, or separate storage devices of the same type are used. After converting into information, it must be stored in a storage device, making the control system extremely complex. Furthermore, the storage of uncoded information requires extremely large storage capacities, which increases the cost of processing systems and prevents their widespread use in applications.

本発明の目的は、コード化されない情報をコー
ド化された情報と同じ記憶装置内に蓄積し、コー
ド化された情報と同様な読取制御を行うことによ
り、上記欠点を除去し、コード化された情報とコ
ード化されない情報とを混在して出力できるよう
にした安価なデータ出力方式を提供することにあ
る。
An object of the present invention is to eliminate the above-mentioned drawbacks by storing uncoded information in the same storage device as coded information and performing reading control similar to that of coded information. To provide an inexpensive data output method capable of outputting a mixture of information and non-coded information.

本発明のデータ出力方式は、出力デバイスに出
力する情報を格納するための第1の格納手段と、
該第1の格納手段内の記憶領域の指定する少なく
とも1つの領域指定情報を格納するための第2の
格納手段と、前記領域指定情報により指定される
前記第1の格納手段内の記憶領域の内容がコード
化情報であるか非コード化情報であるかを指定す
る属性指定情報を格納するための第3の格納手段
と、前記第2の格納手段に格納された前記領域指
定情報を順次読み出し該読み出された領域指定情
報が指定する前記第1の格納手段内の記憶領域の
内容を該読み出された領域指定情報に対応する前
記属性指定情報に基づいて前記出力デバイスに出
力させる制御手段とから構成したことを特徴とす
る。
The data output method of the present invention includes a first storage means for storing information to be output to an output device;
a second storage means for storing at least one area designation information specified by a storage area in the first storage means; and a storage area in the first storage means specified by the area designation information. a third storage means for storing attribute designation information that designates whether the content is coded information or non-coded information; and sequentially reading out the area designation information stored in the second storage means; control means for causing the output device to output the contents of the storage area in the first storage means designated by the read area designation information based on the attribute designation information corresponding to the read area designation information; It is characterized by being composed of.

本発明によれば、中央処理装置、もしくは入力
装置等(以後メインシステムと呼称する)からの
複合情報は出力制御回路を経由して記憶装置に書
込まれる。出力制御回路はメインシステムから指
示を受けると、記憶装置の読取りを行なつて読取
りデータがコード化情報か非コード化情報かを判
断する。その情報がコード化情報の場合には、そ
のコードに対応するパターンをパターンジエネレ
ータから読取つて出力接続回路を経由して出力装
置に与える。非コード化情報の場合には、記憶装
置からの読取りデータをそのまま出力接続回路を
経由して出力装置に与える。即ち、出力装置回路
は記憶装置内に蓄積された情報のタイプを判別
し、情報のタイプに従つて記憶装置内のアドレス
方法を切換えるとともに、パターンジエネレータ
によるパターン発生の動作を制御、もしくは無効
ならしめる。
According to the present invention, composite information from the central processing unit, input device, etc. (hereinafter referred to as main system) is written to the storage device via the output control circuit. When the output control circuit receives instructions from the main system, it reads the storage device and determines whether the read data is coded information or non-coded information. If the information is coded information, a pattern corresponding to the code is read from the pattern generator and provided to the output device via the output connection circuit. In the case of non-coded information, the read data from the storage device is provided as is to the output device via the output connection circuit. That is, the output device circuit determines the type of information stored in the storage device, switches the addressing method in the storage device according to the type of information, and controls or disables the pattern generation operation of the pattern generator. Close.

次に、本発明によるデータ出力方式について、
実施例を挙げ図面を参照して説明する。
Next, regarding the data output method according to the present invention,
Examples will be given and explained with reference to the drawings.

第1図は、データ出力デバイスとして、陰極線
管(CRT)表示装置へ本発明を適用した場合の
実施例の構成を示すブロツク図である。この実施
例のCRT表示装置は各々80文字長のデータ行4
行を表示することができる。また、ビデオ出力
は、例えば7×9ドツトマトリクスの水平掃引制
御及び垂直制御を与える。7×9ドツトマトリク
スはカーソルの位置及び文字間隔に必要とされる
各文字当り8×16のマトリクス内に位置する。そ
して、CRT表示装置の制御及びコードデータの
表示の公知の方法で実施されるものとする。図に
おいて、出力制御回路1がメインシステムからイ
ンターフエース10を経由してコード化された表
示情報aが受け取ると、その表示情報aを記憶装
置2のなかの第2図のメモリマツプの例に示すよ
うな任意のアドレスに信号線1〜2を介して書込
むことができる。ここで、SA1,SA2,SA3
は表示情報が蓄積される開始番地を示し、L1,
L2,L3は表示情報の長さを示しており、第3
図aの例のように、夫々出力制御回路1内のレジ
スタに記憶することができる。出力制御回路1か
ら水平掃引帰線及び垂直掃引帰線の制御の為の同
期信号bが信号線1−3を介してCRT表示装置
7に与えられ、ラスタ制御が実行される。この同
期信号bに同期して、記憶装置2のアドレスSA
1から順次信号線2−1および2−2を介してそ
れぞれコードデータc及びコードデータの表示方
法等を示すアトリビユートデータdの表示情報を
読み出す。同時にラスタカウント出力eが信号線
1−1により導出されるが、最初は8×16のドツ
トマトリクスの第1番目のラスタであることを示
すために、その値が“0”になつている。本実施
例の場合、80桁の表示情報を読み取ると、水平帰
線の制御が実行され、ラスタカウント出力eが1
つ加算されると同時に、その値が“0”の場合と
同じアドレスSA1から再度同様に表示情報が読
み取られる。このようにして、ラスタカウント出
力eが8×16ドツトマトリクスの最終ラスタを示
す値“15”になり、80桁の表示情報の読取りを終
了すると、ラスタカウント出力eはクリヤされ
“0”になると同時に、80桁(データ長L1が80
の場合)の読取りが終了したと判断して次のデー
タ表示開始番地SA2から同様に順次表示情報が
読取られる。
FIG. 1 is a block diagram showing the configuration of an embodiment in which the present invention is applied to a cathode ray tube (CRT) display device as a data output device. The CRT display in this embodiment has four data lines each 80 characters long.
line can be displayed. The video output also provides horizontal sweep control and vertical control of, for example, a 7x9 dot matrix. The 7x9 dot matrix is located within an 8x16 matrix for each character as required for cursor position and character spacing. It is assumed that the control of the CRT display device and the display of code data are carried out using a known method. In the figure, when the output control circuit 1 receives coded display information a from the main system via the interface 10, the display information a is stored in the storage device 2 as shown in the example memory map of FIG. It is possible to write to any arbitrary address via signal lines 1 and 2. Here, SA1, SA2, SA3
indicates the starting address where the display information is stored, and L1,
L2 and L3 indicate the length of display information, and the third
As in the example shown in FIG. a, each can be stored in a register within the output control circuit 1. A synchronizing signal b for controlling the horizontal sweep return line and vertical sweep return line is applied from the output control circuit 1 to the CRT display device 7 via signal lines 1-3, and raster control is executed. In synchronization with this synchronization signal b, the address SA of the storage device 2 is
1, display information of code data c and attribute data d indicating a method of displaying the code data, etc. are read out sequentially through signal lines 2-1 and 2-2, respectively. At the same time, a raster count output e is derived through the signal line 1-1, and initially its value is "0" to indicate the first raster of the 8.times.16 dot matrix. In the case of this embodiment, when 80 digits of display information is read, horizontal retrace control is executed and the raster count output e is 1.
At the same time, the display information is read again from the same address SA1 as when the value is "0". In this way, the raster count output e becomes the value "15" indicating the final raster of the 8x16 dot matrix, and when the reading of the 80-digit display information is completed, the raster count output e is cleared and becomes "0". At the same time, 80 digits (data length L1 is 80
It is determined that the reading of (in the case of 2) has been completed, and display information is sequentially read in the same manner from the next data display start address SA2.

ラスタカウント出力e及びコードデータcはパ
ターンジエネレータ4に与えられ、ドツトマトリ
クス8×16のパターンデータfがつくられる。こ
のパターンデータfは信号線4−1を介して並列
直列変換回路5に与えられ、ここで直列信号gに
変換される。アトリビユートデータdはビデオ制
御回路3で解析されて、ビデオ制御信号hとな
り、信号線3−1を介して信号線5−1からの直
列信号gとともにビデオ制御ゲート6に加えられ
る。ここで、最終的なビデオ出力iとなり、信号
線6−1を介してCRT表示情報7に与えられ
る。以上の動作を反復して繰返すことにより、コ
ードデータの表示を行うことができる。なお、こ
の実施例において、並列直列変換回路5、ビデオ
制御回路3およびビドオ制御ゲート6は出力接続
回路を形成している。
The raster count output e and code data c are given to a pattern generator 4, and pattern data f of an 8×16 dot matrix is created. This pattern data f is given to the parallel-to-serial conversion circuit 5 via the signal line 4-1, where it is converted into a serial signal g. The attribute data d is analyzed by the video control circuit 3 to become a video control signal h, which is applied to the video control gate 6 along with the serial signal g from the signal line 5-1 via the signal line 3-1. Here, it becomes the final video output i and is given to the CRT display information 7 via the signal line 6-1. By repeatedly repeating the above operations, code data can be displayed. In this embodiment, the parallel-to-serial conversion circuit 5, the video control circuit 3, and the video control gate 6 form an output connection circuit.

また、出力制御回路1がメインシステムからイ
ンタフエース10を経由して非コード化情報a′を
受け取ると、前記コード化情報の場合と同じく第
2図に例示したように任意のアドレスSA2′から
任意の長さL2′だけ非コード化情報a′を記憶装
置2に書込むことができる。出力制御回路1は第
3図bの例に示すように表示開始アドレスSA
1,SA2′,7A2及びそれぞれのデータ長L
1,L2′,L2をレジスタに記憶することがで
きると同時に、これらの表示データ群がタイプc
によるコード化情報aかタイプIによる非コード
化情報a′かを示すパラメータを記憶することがで
きる。従つて、第3図bの例において、最初の
SA1,L1,Cによるコード化情報aの読取り
が完了すると、SA2′,L2′,Iの非コード化
情報a′を検出して記憶装置2のアドレスSA2′か
ら順次非コード化情報の読取りを開始し、80桁の
非コード化情報の読取りが完了すると、水平帰線
の制御が実行される。このとき、現在読み取られ
ている情報のタイプがI(非コード化情報)であ
ることを判断すると、次のラスタで続取りを開始
する記憶装置2のアドレスはSA2′+80になり、
コード化情報のようにドツトマトリクスを生成す
る。そのために、同じ番地を反復して読み取るこ
とを行なわないから、連続してアドレスの読取り
出力が情報の長さL2′迄実行される。この間、
出力制御回路1は非コード化情報の読取りを示す
信号jを出力し、信号線1−4を介して並列直列
変換回路5に与える。並列直列変換回路5は、こ
れを受けてパターンジエネレータ4からのデータ
出力fを無効とし、記憶回路2からの非コード化
情報C′を直列信号に変換する。以後はコード化
情報の場合と同様にしてCRT表示装置7にビデ
オ信号を送り、情報の表示を行う。非コード化情
報を長さL2′だけ読み取ると、ラスタカウント
出力eはクリヤされて“0”になり、次のデータ
表示開始番地SA2から情報タイプCに従つてコ
ード化情報が順次読み取られる。
Furthermore, when the output control circuit 1 receives the non-coded information a' from the main system via the interface 10, it can receive any information from any address SA2' as illustrated in FIG. 2, as in the case of the coded information. The non-coded information a' can be written to the storage device 2 by a length L2'. The output control circuit 1 outputs the display start address SA as shown in the example of Fig. 3b.
1, SA2', 7A2 and each data length L
1, L2', and L2 can be stored in the register, and at the same time, these display data groups can be of type c.
It is possible to store a parameter indicating whether the information is coded by type I or non-coded by type I. Therefore, in the example of Figure 3b, the first
When the reading of the coded information a by SA1, L1, and C is completed, the non-coded information a' of SA2', L2', and I is detected and the non-coded information is sequentially read from address SA2' of the storage device 2. Once the 80 digits of uncoded information have been read, horizontal retrace control is executed. At this time, if it is determined that the type of information currently being read is I (non-encoded information), the address of the storage device 2 where the continuation starts with the next raster becomes SA2'+80,
Generate a dot matrix like coded information. Therefore, since the same address is not read repeatedly, reading and outputting of addresses is continuously executed up to the information length L2'. During this time,
The output control circuit 1 outputs a signal j indicating reading of non-coded information, and supplies it to the parallel-to-serial conversion circuit 5 via signal lines 1-4. In response to this, the parallel-to-serial conversion circuit 5 invalidates the data output f from the pattern generator 4 and converts the non-coded information C' from the storage circuit 2 into a serial signal. Thereafter, the video signal is sent to the CRT display device 7 to display the information in the same manner as in the case of encoded information. When the length L2' of non-coded information is read, the raster count output e is cleared and becomes "0", and the coded information is sequentially read according to the information type C from the next data display start address SA2.

なお、上記の実施例は、メインシステムの介入
しない順次記憶場所を反復的にアドレスすること
によつて陰極線管表示装置に情報を表示する方法
を示しているが、この手法は任意のランダムアク
セス記憶装置を使用することによつても達成でき
ることは言うまでもない。
Note that while the above embodiments illustrate how to display information on a cathode ray tube display by iteratively addressing sequential storage locations without main system intervention, this technique can be applied to any random access storage device. Needless to say, this can also be achieved by using a device.

以上の説明により明らかなように、本発明によ
れば、出力制御回路からの指定で記憶装置から読
み出された複合情報をその情報のタイプによりパ
ターンジエネレータでパターン生成したり、直接
パターン情報として出力接続回路を介して出力デ
バイスに与えることにより、簡単な構成で容易に
複合情報の出力デバイスへの導入が可能となり、
これによつて価格の低廉化は勿論、応用面におけ
る利用の拡大が得られる。
As is clear from the above description, according to the present invention, the composite information read out from the storage device according to the specification from the output control circuit can be generated as a pattern by a pattern generator depending on the type of information, or can be directly converted into pattern information. By supplying the information to the output device via the output connection circuit, complex information can be easily introduced into the output device with a simple configuration.
This not only lowers the price but also expands its use in applications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による実施例の構成を示すブロ
ツク図、第2図は、第1図における記憶装置のメ
モリマツプの例を示す図、第3図aおよびbは、
第1図の出力制御回路におけるそれぞれコード化
情報のみ及び複合情報の記憶された状態を示す図
である。図において、1は出力制御回路、2は記
憶装置、3はビデオ制御回路、4はパターンジエ
ネレータ、5は並列直列変換回路、6はビデオ制
御ゲート、7はCRT表示装置である。
FIG. 1 is a block diagram showing the configuration of an embodiment according to the present invention, FIG. 2 is a diagram showing an example of a memory map of the storage device in FIG. 1, and FIGS.
FIG. 2 is a diagram showing states in which only encoded information and composite information are stored in the output control circuit of FIG. 1; FIG. In the figure, 1 is an output control circuit, 2 is a storage device, 3 is a video control circuit, 4 is a pattern generator, 5 is a parallel-to-serial conversion circuit, 6 is a video control gate, and 7 is a CRT display device.

Claims (1)

【特許請求の範囲】[Claims] 1 出力デバイスに出力する情報を格納するため
の第1の格納手段と、該第1の格納手段内の記憶
領域を指定する少なくとも1つの領域指定情報を
格納するための第2の格納手段と、前記領域指定
情報により指定される前記第1の格納手段内の記
憶領域の内容がコード化情報であるか非コード化
情報であるかを指定する属性指定情報を格納する
ための第3の格納手段と、前記第2の格納手段に
格納された前記領域指定情報を順次読み出し該読
み出された領域指定情報が指定する前記第1の格
納手段内の記憶領域の内容を該読み出された領域
指定情報に対応する前記属性指定情報に基づいて
前記出力デバイスに出力させる制御手段とから構
成したことを特徴とするデータ出力方式。
1 a first storage means for storing information to be output to an output device; a second storage means for storing at least one area designation information specifying a storage area within the first storage means; third storage means for storing attribute specification information that specifies whether the content of the storage area in the first storage means specified by the area specification information is coded information or non-coded information; and sequentially reads the area designation information stored in the second storage means and specifies the read area designation of the contents of the storage area in the first storage means specified by the read area designation information. A data output method comprising: control means for causing the output device to output data based on the attribute designation information corresponding to the information.
JP4467480A 1980-04-07 1980-04-07 Data output system Granted JPS56142584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4467480A JPS56142584A (en) 1980-04-07 1980-04-07 Data output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4467480A JPS56142584A (en) 1980-04-07 1980-04-07 Data output system

Publications (2)

Publication Number Publication Date
JPS56142584A JPS56142584A (en) 1981-11-06
JPS6140110B2 true JPS6140110B2 (en) 1986-09-08

Family

ID=12697987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4467480A Granted JPS56142584A (en) 1980-04-07 1980-04-07 Data output system

Country Status (1)

Country Link
JP (1) JPS56142584A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127474A (en) * 1983-01-11 1984-07-23 Fuji Xerox Co Ltd Printer control system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124935A (en) * 1977-04-07 1978-10-31 Sharp Corp Control system for disc unit
JPS53139433A (en) * 1977-05-11 1978-12-05 Sharp Corp Display unit
JPS5487126A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Character display unit enabling picture display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124935A (en) * 1977-04-07 1978-10-31 Sharp Corp Control system for disc unit
JPS53139433A (en) * 1977-05-11 1978-12-05 Sharp Corp Display unit
JPS5487126A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Character display unit enabling picture display

Also Published As

Publication number Publication date
JPS56142584A (en) 1981-11-06

Similar Documents

Publication Publication Date Title
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
US4303986A (en) Data processing system and apparatus for color graphics display
US4663619A (en) Memory access modes for a video display generator
US4570161A (en) Raster scan digital display system
JPS5912176B2 (en) Cursor circuit for digital television display
JPH04338797A (en) Font memory access system
JPS6140110B2 (en)
JPS6329289B2 (en)
JPS6332392B2 (en)
JPS628192A (en) Cursor control circuit
JPS6225785A (en) Display control processing system for multiple window
JP2508544B2 (en) Graphic display device
US6529205B2 (en) Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit
JP2839578B2 (en) Image data input processing device
JP3312699B2 (en) Screen display method using virtual VRAM
JPS5935476B2 (en) Hard copy device in multi-terminal display control device
JPH03246596A (en) Bit map display controller
JP2642350B2 (en) Display control device
JPH0213317B2 (en)
JPH08123400A (en) Display control device, storing method for displayed information and display device
JPS61116387A (en) Image data writing system
JPS644194B2 (en)
JPS6348073B2 (en)
JPS5995589A (en) Crt display
JPH034379A (en) Graphic output system