JPS6139868A - パルス幅制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパルス幅制御回路に関し、特に帰還ループによ
り出力パルス幅を制御するパルス幅制御回路に関する。

（、従来の技術） パルス幅を制御する回路を使用する代表的な一例として
内燃機関点火装置がある。すなわち、イグニツシ、ンコ
イルの一次側電流通電時間を決めるた、めに用いられる
パルスや幅をエンジンの回転数に応じて制御し、これに
よって全回転数にわたって点火エネルギーを充分かつ一
定のものとするものである。第７図はこの種の点火装置
の一例を示すプロ、り図であシ、第８図は第７図ブロッ
ク図の各部の電圧、電流波形である。以下第７図。

第８図を用いて従来技術を説明する０ 信号発生回路１は、ディス）　ＩＪビエータに内蔵され
たホールセンサーからの出力に応答して内燃機関の回転
数に対応した周期の矩形成（第８図（イ））を発生し、
この出力は積分回路２で波形変換されて鋸歯状波形とな
る（第８図（ロ））ｏこの鋸歯出力は比ＩＲ副回路Ｏの
出力（第８図（→）と共に比較回路帯の入力となる０比
較回路３の出力は、第８図（ハ）の様になシ、比較回路
１０の出力が積分回路２の出力よシ高い時はノ・イレベ
ルに、逆に低い時は−一レベルとなる。比較回路３の出
力と信号発生回路１の出力を論理積回路４で論理積を取
ると、比較回路、３出力の立上シで立上シ、信号発生回
路ｌ出力の立下夛で立下る出力が得られる（第８図に）
）０この出力で駆動回路５を介して出力回路６を駆動す
る０出力負荷７は、イグニッションコイルであシ、イン
ダクタンス負荷である為、出力回路６を流れる出力電流
Ｉｏは、出力回路６が導通状態になったとき、出力負荷
７のインダクタンスＬ１　と抵抗Ｒ１とで決まる時定数
Ｌｌ／Ｒ１で徐々に増加する（第８図（へ））。

この出力電流値は電流検出回路８で検出され、出力電流
値が規定の値Ｉ　ｒｅｆに達すると（第８図（ト））ｓ
電流制限回路９が動作して駆動回路６の駆動電流を減少
させ（第８図（ホ））％それで出力回路７を制御して出
力電流が規定値Ｉｒｅイで一定となる様にする０出力回
路７のし中断により得られる出力負荷７の二次側エネル
ギー（第８図（す））が、点火プラグへ伝達され、点火
エネルギーとなる０電流検出回路８で、出力電流が規定
値Ｉ　ｒｅｆに達していることを検出すると（以後、こ
の状態を電流制限状態と呼ぶ）、電流検出回路８の出力
から比較回路１００入力へローレベルの信号を送る。

即ち、比較回路１００入力には、出力電流工０が電流制
限状態の時ローレベル、それ以外の時ノ・イレベルの信
号が供給される（第８図（４）　）　ｏ比較回路１０の
他方の入力は基準電圧１１であシ、比較回路１０の出力
は電流検出回路８の出力がノ・イレペルの時充鴬、ロー
レベルの時放電する充放電波形を出力する（第８図（ロ
））ｏこの比較回路１０の出力電圧レベルを内燃機関の
各回転数に対し制御し、出力電流Ｉｏのデユーティ−を
制御する。

即ち、回転数が遅く、入力回路１の出力の周期が長い場
合には、出力電流工０が規定値Ｉｒｅｆに達するにはわ
ずかなデ瓢−テイーで良いだめ、比較回路１０の出力電
圧レベルを下げ出力電流工０のパルス幅を小さくする０
逆に、回転数が速い場合には入力信号の周期が短いので
大きなデエーテ゛イーを必要とするため、比較回路１０
の出力電圧レベルを上げ、出力電流Ｉｏのノ（ルス幅を
大きくする。この様に、負帰還をかけて入力信号周期（
応じて（即ち、回転数に応じて）、出力回路７の出力電
流ＩＯを規定値に達せしめ、かつ、電流制限状態である
時間゛（以下、電流制限時間と呼ぶ）を最小となる様出
力電流■０のパルス幅を制御している０ 以上の様な制御方式は、ある周期を基準にして次の入力
周期も変化しない事を前提に制御を行なう方式で予測制
御方式と呼ばれる。

（発明が解決しようとする問題点） ところで、内燃機関の場合、低温でエンジン・オイルの
粘性が悪くなるため、低回転時（％にアイドリンク状態
の時）、回転のなめらかさを欠き、この結果、第９図（
ロ）に示す様に信号発生回路ｌの出力のデユーティ−は
一定とならない。即ち１周期毎にデユーティ−が増減し
た波形となる０第９図（イ）は正常（通常）波形であシ
、なめらかに回転しているときのものである。第９図（
ロ）に示す様な異常波形が入力された場合、第７図の回
路では、入力のデユーティ−が大きくなった時、出力の
デユーティを小さくするために比較回路１０の充電レベ
ルを低く下げるように帰還が働く。このため、次の入力
デユーティが小さくなった時、論理積回路４の出力ハイ
レベル時間は短くなシ、この結果、出力電流が、規定値
に達せない場合が発生する（以後、このような状態をミ
ッシングパルスの発生という）０ミツシングパルスが発
生すると、出力負荷７の２次側に十分なエネルギーが供
給できないため、いわゆるミスファイヤーを起こしてし
まう。こういう状態は内燃機関の性能を著しく劣化させ
、非常に好ましくない状態である。

ミッシング・パルスの発生を防止するために、本出願人
は、帰還蓋を規定温度以下のときとこれよシも高い時と
でかえる技術を提案した（％願昭５６−９０２３９号）
。このような技術は・、ミッシング・パルスの発生を防
止するため、規定温度以下で出力電流工０のデユーティ
−を大きく設計する必要があり、本回路を半導体集積回
路で構成した場合、その熱設計が非常に困難になるとい
う欠点があった０ 本発明の目的はミッシングパルスの発生を防ぎ、かつ半
導体集積回路化に適したパルス幅制御回路を提供するこ
とＫある。

（問題点を解決するための手段） 本発明は、ミッシングパルスが発生したとき、これに続
く一定時間出力信号のデス−テイーを入力信号のデユー
ティ−と一致させて出力信号のデス−テイーを強制的に
増加させることを特徴とし、また、直ちに復帰させるの
ではなく、急激なデス−テイーの変化を防ぐために徐々
に出力デス−ティーを変化させて正常状態のデス−テイ
ーに復帰させている。つ１１、ミッシングパルスが発生
した場合に、それ以後の一定時間出力のデユーティ−を
強制的に増加させ、この間でミッシングパルスが発生し
ない様にする方式でおる。

（実施例） 以下、図面を参照しながら、本発明の実施例について詳
述しよう。第１図は本発明の一実施例を示すブロック図
であ）、第７図と同一構成部は同じ番号で示している。

第１図から明らかなように、本実施例においては、ミッ
シングパルスのタヒタびの発注を防止するために、破線
で示した付加回路１２が設けられている。この付加回路
１２は、ミッシングパルスｆ、検出スるミッシングパル
ス検出回路１３、付加回路の動作時間を決めるタイマー
回路１４、及び出力デエーティーを強制的に変化させる
デユーティ−制御回路１５から成シ、更にデエーティー
制御回路１５は時定数変換回路１６、充電回路１７及び
Ｆ／Ｆ回路１８から成る。

以下に、回路１乃至１１の１路各部の動作については説
明を略し、付加回路１２について動作説明する。第９図
（ロ）のような入力によってミッシングパルスが発生し
て出力電流値が基準電流Ｉｒｅｆ２に達しないとき、こ
れをミッシングパルス検出回路１３が検出する。回路１
３はこの状態において、信号発生回路１の出力信号（本
−ルセンサー信号）がロウレベルのとき、パルスを１つ
出力する。この出力パルスがハイレベルのとき、充電回
路１７が働き、比較回路１０内に設けられた帰還レベル
設定用コンデンサの充電レベルを積分回路２の出力レベ
ルよシもハイレベルに充電する。即ち、比較回路１０出
力を積分回路２出力よシも常にハイレベルにすることに
よル論理積回路４出力を信号発生回路１の出力と一致さ
せる。これＫより、出力のデユーティ−は入力のデユー
ティ−と一致することになる。　′ 回路１３からのハイレベルの出力パルスはタイマー（ロ
）路１４を活性イヒ＋回路１４は計時を開始する。所だ
期間Ｒ遇すると、タイマー回路１４は付加回路１２をリ
セット状態とし、回路動作を正常時の動作に復帰させる
ように働く。又、ミッシングパルスが発生した時、ミッ
シングパルス検出回路１３の出力パルスにより、Ｆ’／
Ｆ回路１８をセットし、この出力Ｑから時定数変換回路
１６にょシ比較回路１０内の帰還用コンデンサへの充放
電の時定数を変換し、充放電電流を少なくしてちる。

即ち、これは第３図にミッシングパルス発生時点からの
出力デユーティ−の関係を示すように、出力デヱーティ
ーを入カデ具−テイーと一致させる区間＋Ｉ）の時間を
長くシ、又、区間？１［）によってもとのデ二〜ティー
への復帰期間を設定して急激なデス−テイーの変化を防
ぐためである。タイマー回路１４による計時が完了する
と、Ｆ／Ｆ回路１８はリセットされ、時定数変換回路１
６が比較回路１００時定数を正常時の時定数に変換し、
回路動作を正常時の動作に復帰させる。

以上の様な構成によれば、第９図（ロ）のような入力が
供給されても、ミッシングパルスのたびたびの発生が防
止される。

、次に、第４図に示したよシ具体的な回路図、第２図の
各部の信号波形図および第５図のざ、シングパルス検出
信号波形を参照して、本発明をさらに詳細に説明しよう
。信号発生回路１内の出力トランジスタ２１のコレクタ
は第２図（イ）Ｋ示す内燃機関の回転数の周期に対応し
たパルス波形を出力する。積分回路２は前記パルス波形
を入力信号とし、トランジスタ２１のコレクタがローレ
ベルのとき、トランジスタ２２．２３がしゃ断するため
、コンデンサ２９は定電流源２８よシ定電流Ｉｌで充電
される。一方、トランジスタ２１のコレクタがハイレベ
ルの場合、カレントミラー回路のトランジスタ２２．２
３が導通してトランジスタ２２には、定電流１．　十Ｉ
、が流れるため、コンデンサ２９は定電流１．で放電さ
れる。

コンデンサ２９への充放電波形は比較回路３への入力信
号となる。比較回路３へのもう一方の入力信号は後述す
る比較回路１０の出力で、この２つの入力を比較し、比
較回路ｌＯの出力信号が積分回路２の出力信号に対して
高くなったとき、次段の論理積回路４のＮＡＮＤ回路４
３にハイレベルを入力し、逆に積分回路２の出力が高い
時、ローレベルを出力する。ＮＡＮＤ＠路４３のもう１
つの入力は、信号発生回路ｌの出力で、この２つの入力
がともにハイレベルのときＮＡＮＤ回路４３は、トラン
ジスタ４４のペースにローレベルを出力し、トランジス
タ４４をしゃ断状態にする。ＮＡＮＤ回路４３の出力信
号８５の反転信号８７をトランジスタ８６０ベースに入
力し、トランジスタ８６を導通させ、コンデンサ２９の
電荷を放電する。

即ち信号発生回路１の出力がハイレベルで、かつ比較回
路１０の出力が積分回路の出力よシも高いとき、コンデ
ンサ２９の電荷を放電し、積分回路出力をローレベルに
なるようＫＬ、比較回路３出力がノイズ等の影響を受け
ないようにしである。

ＮＡＮＤ回路４３の出力がハイレベルの時はトランジス
タ４４が導通しトランジスタ５５のペース電圧レベルを
ローレベルにり、）：ｙンジスタ５５゜５６をしゃ断す
る。従って、出力回路６に信号電流が流れないため出力
電流は流れずしゃ断状態となる。

トランジスタ４４がしゃ断状態となると駆動回路５のト
ランジスタ５５に定電流電源８９からペース電流が供給
され、トランジスタ５５．５６が導通し、出力回路６の
出力トランジスタ８８を導通させ出力電流Ｉｏが流れる
。出力電流Ｉｏが電流検出抵抗５８に流れると、トラン
ジスタ５１のエミッタレベルが上昇し、さらに基準電圧
５３よシも高くなると定電流源５４で供給されるトラン
ジスタ５２０ベース電流が増加する。このため、トラン
ジスタ５２のコレクタ電流も増加するので、トランジス
タ５５に供給されるペース電流が減少し、出力回路６に
流れ込む電か１が減少する。結局電流検出用抵抗５８と
基準電′Ｅ５３で決まる値に出力電流Ｉｏは制限される
。

比較回路ｌＯの動作は、出方回路がしゃ断しているとき
は、ＮＡＮＤ回路４３の出力がハイレベルであるので、
トランジスタ３７は導通状態となる（又、出力電流が流
れ電流制限がかかる迄はトランジスタ５５が飽和してい
るため、抵抗４６．４７゜トランジスタ４５を介してト
ランジスタ３７を導通させ、トランジスタ３７のエミッ
タレベルヲ高くしてトランジスタ３６をしゃ断させる。

このたメ、カレントミラーを構成するトランジスタかラ
コンデンサ９２へ充電電流が供給される。一方、電流制
限がかかった場合にはトランジスタ４５がしゃ断するた
め、トランジスタ３７のペースレベルがローレベルとな
少、トランジスタ３７がしゃ断してトランジスタ３６が
導通する。このため、トランジスタ３６を通ってコンデ
ンサ９２の電荷が放電される。上述したコンデンサ９２
の充放電波形を比較回路１０の出力として、比較回路３
に出力する。出力電流Ｉｏのデユーティ−制御は、コン
デンサ９２への充電レベルを制御することによ）行なっ
ている。

以上は正常時の回路動作であるが１次にミッシングパル
スが発生したときの回路動作の説明を行なう。ミッシン
グパルスハ、ミッシングパルス検出回路１３で検出され
る。即ち、電流検出抵抗５８で電流値を検出し、出力電
流値がＩｒｅｆ２（基準電圧７６で決まる電流）を越え
た時、比較回路７５の出力が・ハイレベルとなる（第５
図（／→）０この出力と出力回路６への入力信号の排他
的論理和（ＸＯＲ）７４を取シ、このＸＯＲ出力をＦ／
Ｆ回路７３へのセット信号とする（第５図（→）〇一方
、リセット信号を比較回路７５の出力とするとＦ／Ｆ回
路７３の出力Ｑは第５図（（ホ）になる。とのＦ／Ｆ回
路７３のセット信号と出力Ｑの排他的論理和（ＸＯＲ）
をとると、第５図（へ）となり、ミッシングパルスが発
生したときのみ、これ罠続く信号発生回路１の出力のロ
ーレベルに同期して、ハイレベルのパルスを出力する。

ミッシングパルス検出回路１３の出力パルスはＦ／Ｆ回
路１８をセ、トシ、更に、充電回路１７のトランジスタ
５９を導通させ、比較回路１０のカレントミラー回路の
トランジスタ３１の電流値が増加するため、トランジス
タ３２からのコンデンサ１１への充電電流を増加させて
比較回路１０の出力レベルを積分回路２の出力レベルよ
ｌ、高くする（第２図（へ））０同時に、ミッシングパ
ルス検出回路１３の出力パルスにより、トランジスタ９
０を導通させてタイマー回路１４のコンデンサ７９の充
電電荷を放電させる。Ｆ／Ｆ回路１８がセットされると
、その出力Ｑはローレベルとなり。

時定数変換回路１６のトランジスタ６５．６６を導通さ
せて比較回路１０の抵抗４１．４２に電流を流す。これ
Ｋよ）、トランジスタ３５，３６．。

３７のエミッタ電圧が上が９、トランジスタ３５゜３６
のコレクタ電流が減少するため、コンデンサ９２への充
放電電流が減少し、比較回路１０の出力波形がゆるやか
に変化する◇したがって、出力のデ為−テイー吃ゆるや
かに変化することになる。

（第２図仲）、（へ））これは、急激なデユーディーの
変化によるミッシングパルスの発生を防ぐためである。

出力のデユーティ−の変化は、ミッシングパルスが発生
した後、コンデンサ９２が充電して比較回路１０出力が
積分回路２出力よシ扁〈なｐ１コンデンサ９２の充電レ
ベルが除々に下が多積分団路２出力と一致するまで、出
力のデユーディーは信号発生回路１の出力と一致しく第
２図区間（■））、その後、タイマー回路１５のコンデ
ンサ７９が定電流源８０によ）充電されて基準電圧Ｖ’
ｒｅｆと一致するまで、除々に出力のデユーティ−は減
少していく（第２図区間（Ｉ）　）　ｏそして、コンデ
ンサ７９の充電レベルが基準電圧Ｖ　ｒｅｆよシ高くな
ると、比較回路７７出力がハイレベルとなＪ　、Ｆ／Ｆ
回路１８にリセット信号を送ってその出力Ｑはハイレベ
ルとなり、トランジスタ６５．６６は導通して抵抗４０
．４２には電流は供給されず、正常時の動作に戻る（第
２図区間（ＩＯ）　。

第６図は、時定数変換回路１６を別回路で行な　　　　
２−−った例である。正常時には、Ｆ／Ｆ回路１８がリ
セットされ、出力Ｑがローレベル、出力Ｑがハイレベル
であるため、トランジスタ１１１がしゃ断１１２が導通
する。このためトランジスタ１１４゜１１６が導通し、
抵抗１２０，１２１に電流を流すため、トランジスタ１
１９，１１７．１１８はしゃ断し、コンデンサ９２への
充放電電流は抵抗４１．４２で決定する。逆にミッシン
グパルスが入った時には、トランジスタ４０．３６．３
７がしゃ断し、充放電電流は抵抗１２０．１２１で決め
られる。抵抗１２０，１２１の値を抵抗４１゜４２に対
して大きくとれば、ミッシングパルスが発生したときの
コンデンサ９２への充放電レベルをゆるやかに変化させ
ることができる。即ち、出力のデユーティ−をゆるやか
に変化させることができる。

以上のとおシ、本発明のパルス幅制御回路によりミッシ
ングパルスの連続的な発生を防止することができる。更
にミッシングパルスが発生した後は一定時間出力Ｄｕｔ
ｙを増加させるため、正常時のＤｕｔｙを最小にするこ
とができ１本回路の電力損失を低く押える仁とができる
。

尚１本発明を内燃機関の点火装置で説明したが、これに
限定されず誘電性負荷の駆動においても同様に適用でき
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロ、り図、□第２．
３．５図は本発明におけるタイミングチャート、第４図
は本発明の具体的回路図、第６図は本発明による他の具
体的回路図である。第７図は従来例を示すプロ、り図、
第８図は従来例のタイミングチャート、第９図は第７図
の信号発生回路の出力波形図である。 １・・・・・・信号発生回路、２・・・・・・積分回路
、３・・・・・・比較回路、４・・・・・・論理積回路
、５・・・・・・駆動回路、６・・・・・・出力回路、
７・・・・・・出力負荷、８・・・・・・電流検出回路
、９・・・・・・電流制限回路、１０・・・・・・比較
回路、１１・・・・・・基準電圧、１２・・・・・・付
加回路、１３・・・・・・ミッシングパルス検出回路、
１４・・・・・・タイマー回路、１５・・・・・・デユ
ーティ−制御回路、１６・・・・・・時定数変換回路、
１７・・・・・・充電回路、１８・・・・・・Ｆ／Ｆ回
路、２１〜２６．３０〜３７，４４．４５．５１，５２
゜５５．５６．５９．６２〜６６．８６．９０・・印・
トランジスタ、２９，７９．９２・・・・・・コンデン
サ、３８〜４２．４６〜４８．５７．６０．６１．６９
．７０．７１゜９１．９３・・・・・・抵抗、５８電流
検出抵抗、４９゜５０．６７．６８．５９　・・・・・
・ダイオード８８、出力トランジスタ、４３・・・・・
・ＮＡＮＤ回路、　７２．７４排他的論理和回路、７３
．８４Ｆ／Ｆ回路、　７５゜７７・・・・・・比較回路
、８１・・・・・・電源電圧Ｖｃｃ、　８２・・・・・
・電源電圧ＶＢＢｓ８３・・・・・・ＧＮＤ、２７．２
８゜５４．７１，８０．８９定電流源、８５・・・・・
・ＮＡＮＤ回路４３出力信号、８７・・・・・・信号８
５の反転信号、８８・・・・・・出力トランジスタ、１
０１−１１０゜１２０．１２１・・・・・・抵抗、１１
１〜１１９・・・・・・トランジスタ。 井　３　回 華　、！？　　図 隼　７　図

Claims (1)

【特許請求の範囲】
1. 周期性の入力信号に対して負帰還ループにより出力のパ
   ルス幅を所定の値に制御するパルス幅制御回路において
   、前記出力のパルス幅が規定値に達しないことを検出す
   る検出回路と、該検出回路からの出力を受け前記負帰還
   ループの帰還量を強性的に変化させる回路とが設けられ
   、前記検出回路の出力に応答して前記出力パルス幅を拡
   大することを特徴とするパルス幅制御回路。