JPS61186015A - 充放電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、充放電回路に関し、特に、パルス幅制御回路
において出力パルスのデユーティを決定する充放電回路
の制御回路に関する。

従来の技術 パルス幅を制御する例として、内燃機関があ九その従来
技術として、本出願と同一出願人の出願に係る「パルス
幅制御回路」　（％願昭５６−９０２３９号、特願昭５
６−９０２４０号明細書）「レベル検出回路」（％願昭
５８−４４７３４号明細書）等が提案されている。これ
らの技術について、第４図のブロック図、第５図のタイ
ムチャートを参照して説明する。

第４図において、１はディストリビュータに内蔵され、
内燃機関の回転数に対応した周期の矩形波（第５図（１
））を発生する信号発生回路であシ、この信号発生回路
の出力は積分回路２で波形変換されて鋸歯状波形となる
（第５図（２））。この積分回路２の出力は比較回路１
０の出力（第５図（２））と共に比較回路３への入力と
なる。比較回路３の出力は、第５図（３）に示す様にな
シ、比較回路１０の出力が積分回路２の出力よシ高い時
にハイレベル、逆に低い時にローレベルとなる。この比
較回路３の出力と信号発生回路１の出力について論理積
回路４で論理積をとると、比較回路３の出力の立上りで
立上り、信号発生回路１の出力の立下シで立下る出力が
得られる（第５図（４））。この論理積回路の出力で駆
動回路５を介して出力回路６を駆動する。出力負荷７は
イグニッションコイルであシ、インダクタンス負荷であ
る為に１出力回路６を流れる出力電流工０は、出力回路
６が導通状態になったときに出力負荷７のインダクタン
スＬ１と抵抗Ｒ１−で決まる時定数Ｌ１／Ｒ１で徐々に
増加する（第５図（６））。そして、この出力電流値は
電流検出回路８で検出され、出力電流値が規定の値Ｉｒ
ｅｆｌに達すると（第５図（７）　）　、電流制限回路
９によシ駆動回路５の駆動電流を減少させ（第５図（５
）　）　、それによって出力回路６を制御し、出力電流
が規定値Ｉｒｅｆ　１で一定となる様にする。出力回路
６の遮断によって得られる出力負荷７の二次側エネルギ
ー（第５図（９）　）が点火プラグへ伝達され、点火エ
ネルギーとなる。

又、電流検出回路８で出力電流が規定値Ｉｒｅｆ　ＩＫ
達していることを検出すると（以後この状態を電流制限
状態と呼ぶ）、電流検出回路８の出力から比較回路１０
の入力へローレベルの信号を送る。

即ち、比較回路１００入力には出力電流Ｉｏが電流制限
状態のときにローレベルそれ以外のときＫ　／％イレベ
ルの信号が供給される（第５図（８））。比較回路１０
の他方の入力は基準電圧１１である。そして、比較回路
１０の出力は電流検出回路８の出力がハイレベルのとき
に充電、ローレベルのときに放電する充放電波形を出力
する（第５図（２））。

この比較回路１０の出力電圧レベルを内燃機関の各回転
数に対して制御し、出力電流のデユーティを制御する。

即ち、回転数が遅く信号発生回路ｌの出力の周期が長い
場合には、出力電流が規定値Ｉｒｅｒ　１に達するため
には、わずかなデユーティで良いために、比較回路１０
の出力電圧レベルを下げ、出力電流のパルス幅を小さく
する。逆に、回転数が高い場合には、入力信号の周期が
短いので、大きなデユーティを必要とするために比較回
路１０の出力電圧レベルを上げ、出力電流Ｉｏのパルス
１１１！を大きくする。この様に負帰還をかけて信号発
生回路１出力の周期に応じて（即ち回転数に応じて）出
力回路６の出力電流を規定値Ｉｒｅｆ　１に達せしめ、
かつ電流制限状態である時間（以下電流制限時間と呼ぶ
）を最小となる様に出力電流のパルス幅を制御している
。

以上の説明は、内燃機関の回転が、大きな変化をしない
ときであるが、回転が急激に変化した場合には、比較回
路１０の出力レベルが変化に追従できず、出力電流が第
６図（２に示す規定直重ｒｅｆ２に達しない状態が発生
する（これをミッシングパルスの発生という）。このミ
ッシングパルスが発生すると、出力負荷７の二次側に十
分なエネルギーが供給されずいわゆるミス７アイヤを起
こしてしまう。ミッシングパルス検出回路１３は、ミッ
シングパルスが発生したときに、電流検出回路８からの
信号によシ、ミッシングパルス発生直後、信号発生回路
１の出力がローレベルのとき、充電回路１４にハイレベ
ルの信号（第６図（３））を出力する回路である。充電
回路１４はハイレベルの信号を入力して、比較回路１０
の出力レベルを最高電位まで充電する（Ｗ、６図（４）
）。このために、出力電流のデユーティは、ミッシング
パルス発生直後から、比較回路１０の出力レベルが積分
回路２の出力レベルよシも高い区間（第６図Ｔ１０区間
）で信号発生回路１の出力信号のデユーティと一致し、
その後、比較回路１０の出力レベルの変化に応じて徐々
に出カデュテイは正常時のデユーティ忙復帰する（第６
図Ｔ２０区間）。即ち、ミッシングパルス検出回路１３
及び充電回路１４はミッシングパルスが発生したときだ
のみ動作し、ミッシングパルス発生直後、強制的に出力
電流のデユーティを増加させ、連続的なミッシングパル
スの発生を防ぐための回路である。＠６図におけるＴ３
の区間は定常状態である区間である。

発明が解決しようとする問題点 以上が出力電流のパルス幅を制御する回路の従来技術の
説明であるが、上記の回路では、ミッシングパルス発生
後の出力電流のデユーティの変化は、第７図に示すよう
に、内燃機関の回転数が高いとき、即ち信号発生回路１
０周期が短いときには、出力電流のデユーティが信号発
生回路の出力のデユーティと一致する時間は積分回路２
の出力波形の波高値が小さいために長くなるが、しかし
、回転数が低く、信号発生回路１の出力の周期が長い場
合には、信号発生回路１の出力のデユーティと一致する
時間が逆に短くなる（第８図）。結局。

出力電流のデユーティの変化は、第９図に示すように、
回転数が高い場合には（第９図（１））出力電流のデユ
ーティが正常時のデユーティより高い状態にある時間Ｔ
１は長くなり、一方、回転数が低いときにはＴ１が短く
なってしまう（第９図（２））。回転数が低（ＴＩの時
間が短かい場合には出力のデユーティの変化が速いため
に一定時間内のミッシングパルスの発生が増加するとい
う問題があり、逆に、回転数が高い場合にはＴ１の時間
が長いために消費電力が増加するという問題があシ、回
転数の変化に対し、Ｔ１の時間を一定にする必要があっ
た。

本発明は従来の技術に内在する上記問題点を解消する為
になされたものであり、従って本発明の目的は、パルス
幅制御回路においてミッシングパルス発生後の出力のデ
ユーティを一定時間入力のデユーティに一致させること
ができる新規な充放電回路を提供することにある。

問題点を解決するための手段 上記目的を達成する為の本発明に係るパルス幅制御回路
における充放電回路のブロック構成を第１図に示す。第
１図において、破線部１１４が本発明に係る充放電回路
であり、その他のブロックは従来の回路である。充放電
回路１１４は、ミッシングパルスが発生したときにミッ
シングパルス検出回路１３からのセット信号によりセッ
トされる７リツプ７０ツブ回路ｃ以下Ｆβ回路と略記す
る）１０２と、Ｆ／Ｆ回路１０２がセットされてから一
定時間後で、かつ信号発生回路１の出力がハイレベルの
ときＩＣＦ／Ｆ回路１０２にリセット信号を出力するタ
イマ回路１０３と、Ｆ／Ｆ回路１０２の出力と信号発生
回路１の出力を入力し、ｆ回路１０２の出力がハイレベ
ルでかつ信号発生回路１の出力がローレベルのときに比
較回路１０の出力レベルを決定するコンデンサ１２を充
放電し、比較回路ｌＯの出力レベルを積分回路２の出力
レベルと一致させるか又は一定レベル以上にするように
比較回路１０の出力レベルを制御するレベル制御回路１
０１とからなっている。

発明の原理、作用 本発明の充放電回路１１４によりミッシングパルスが発
生し、Ｆ／Ｆ回路１０２がセットされた後、タイマ回路
１０３によりリセットされるまでの一定時間は、比較回
路１０の出力レベルは積分回路２の出力レベルより一致
しているか又は／％イレベルにあるために比較回路３の
出力は常にノ・イレベルとなシ、この結果、出力電流の
デユーティは入力のデユーティ、即ち信号発生回路１の
出力のデユーティと一致する（第６図Ｔ１０区間に相当
する）。そしてタイマ回路１０３からＦ／Ｆ回路１０２
にリセット信号が送られ、　Ｆ／Ｆ回路１０２の出力が
ローレベルとなると、レベル制御回路１０１０機能は停
止される。このために、比較回路１０の出力レベルは定
常状態のレベルまで徐々に下がり、この結果、出力電流
のデユーティは、信号発生回路１の出力のデユーティか
ら徐々に定常状態のデユーティに復帰していく（第３図
Ｔ２０区間に相当する）。

発明の実施例 第２図は本発明に係る充放電回路の一実施例を示す回路
構成図、第３図はそのタイムチャートである。

レベル制御回路１０１は、比較回路１０からの出力信号
１５をレベルシフトするためのダイオード１０１１と、
ダイオード１０１１のカソード側のレベルと積分回路２
の出力信号１６のレベルを比較し、信号１６のレベルが
低いときにハイレベル、逆のときにローレベルの信号を
出力する比較回路１０１２と、信号発生回路１の出力信
号１７を反転する反転回路１０１３と、比較回路１０１
２の出力と反転回路１０１３の出力およびｆ回路１０２
の出力信号Ｑの論理積をとる論理積回路１０１４と、論
理積回路１０１４の出力信号がハイレベルのときに比較
回路１０のコンデンサ１２の充電レベルを下げるように
充電電荷を放電するトランジスタ１０１５と、反転回路
１０１３の出力とＦ／Ｆ回路１０２の出力Ｑの論理積を
とる論理積回路１０１７と、論理積回路１０１７の出力
がハイレベルのときに比較回路１０のコンデンサ１２へ
の充電電流を増加させるトランジスタ１０１６とで構成
されている。又、ｆ回路１０２は通常用いられるフリッ
プフロップ回路である。そして、タイマ回路１０３は電
源１９から定電流を供給する定電流源１０３１と、この
定電流源１０３１から供給される電荷を蓄積するコンデ
ンサ１０３２と、コンデンサ１０３２の充電レベルと基
準電圧１０３５とを比較し、充電レベルが基準電圧より
高いときにノ・イレベル、逆のときにローレベルの信号
を出力する比較回路１０３４と、比較回路１０３４の出
力信号と信号１７の論理積をとシ、ｆ回路１０２にリセ
ット信号を出力する論理積回路１０３６と、シ９回路１
０２がリセットされているとき、ｆ回路１０２からの信
号Ｑによりコンデンサ１０３２に充電された電荷を放電
するトランジスタ１０３３とからなる。

第２図に示された回路において、ミッシングパルスが発
生せず正常動作のときには、ミッシングパルス検出回路
１３の出力がローレベルであるためにＦ／Ｆ回路１０２
はリセット状態にある。従って、Ｆ／Ｆ回路１０２の出
力Ｑはローレベルとな夛、論理積回路１０１４及び１０
１７の出力はローレベルとなり、トランジスタ１０１５
及び１０１６は遮断状態となっている。このために、比
較回路１０のコンデンサ１２の充電レベルは変化せず、
比較回路１０の出力１５は正常時のレベルを維持する。

ここで、ミッシングパルスが発生すると、ミッシングパ
ルス検出回路１３から信号発生回路１の出力１７のロー
レベルのタイミングで、ｆ回路１０２にセット信号が入
力される（第３図（３））。Ｆ／Ｆ回路１０２がセット
され、出力Ｑがノ・イレベルになると（第３図（４）　
）　、信号１７がローレベルのときに論理積回路１０１
７の出力はＩ・イレベルとなり、トランジスタ１０１６
が導通し、コンデンサ１２の充電レベルは増加する。コ
ンデンサ１２の充電レベルが増加すると比較回路１０の
出力１５０レベルも増加し、積分回路２の出力１６のレ
ベタよりダイオード１０１１の順方向電圧分高くなると
比較回路１０１２の出力がノ・イレベルとなり、さらに
信号１７がローレベルでは論理積回路１０１４の出力が
ノ・イレベルとなるためにトランジスタ１０１５が導通
し、コンデンサ１２の充電電荷が放電され、比較回路１
０の出力１５０レベルを下げ、結局、比較回路１０の出
力１５のレベルが積分回路２の出力１６のレベルよりダ
イオード１０１１の順方向電圧分だけ高いレベルを維持
することになる。

トランジスタ１０１５による比較回路１０のコンデンサ
１２の放電電流はトランジスタ１０１６によるコンデン
サ１２の充電電流より大きくなるようにされている。

又、ダイオード１０１１は、比較回路１０の出力１５の
レベルが積分回路２の出力１６のレベルより確実に高く
なるように設けられたものであって、比較回路１０１２
にオフセットがなければダイオード１０１１は必要ない
。

そして、信号発生回路１の出力１７のレベルがハイレベ
ルのときには、論理積回路１０１４及び１０１７の出力
はローレベルであるためにトランジスタ１０１５及び１
０１６は遮断され、このために比較回路１０の出力１５
のレベルは正常時の変化をする。

以上説明したように、Ｆ／Ｆ回路１０２がセットされた
状態では、比較回路１０の出力１５０レベルが積分回路
２の出力１６のレベルよシ高いレベルにあるために、出
力回路６を流れる出力電流のデユーティは、信号発生回
路１の出力１７のデユーティと一致する。この状態を説
明するタイムチャートが第３図のＴ１の区間である。

Ｆ／Ｆ回路１０２がセットされると、出力Ｑはローレベ
ルになり、トランジスタ１０３３は遮断され、この結果
、コンデンサ１０３２は定電流源１０３２により充電さ
れ、基準電圧１０３５より充電レベルが高くなると、比
較回路１０３４の出力がハイレベルとな９、信号１７が
ハイレベルのとき（即ちトランジスタ１０１５及び１０
１６が遮断しているとき）、論理積回路１０３６からＦ
／Ｆ回路１０２ヘリセット信号が出力され、ｔ４゛回路
１０２はリセットされる。ｆ回路１０２がリセットされ
ると、出力Ｑはローレベル、出力Ｑはハイレベルとなる
ために、充放電回路１１４の機能は停止し、比較回路１
０の出力１５０レベルは徐々に正常時のレベルまで復帰
することとなう、出力１５のレベル変化に応じて出力電
流のデユーティも徐々に正常時のデユーティに復帰する
ことになる（第３図Ｔ２の区間）。

発明の詳細 な説明したように、本発明によれば、比較回路１０の出
力レベルを一定時間制御してやることにより、出力電流
のデユーティが入力信号のデユーティと一致する時間が
内燃機関の回転数に依存せず一定となる効果が得られる
。

本発明の充放電回路によシ、ミッシングパルス発生時の
出力電流のデユーティの制御を内燃機関の回転数に依存
せず一定時間とすることが可能となった。この結果、回
転数が高い場合の一定時間内でのミッシングパルス発生
の増加、又、回転数が低い場合の消費電力の増加を防ぐ
ことができる。

【図面の簡単な説明】

第１図はパルス幅制御回路のブロック図であり、そのう
ち破線部が本発明に係る充放電回路の一実施例を示すブ
ロック構成図、第２図は本発明に係る充放電回路の具体
的一実施例を示す回路構成図、第３図は第２図に示した
一実施例のタイムチャート、第４図は従来例のブロック
°図、第５図〜第８図は従来回路のタイムチャート、第
９図は出力のデユーティ変化を表わす図である。図面中
の参照符号で同じ符号は同じ要素を意味する。 １・・・信号発生回路、２・・・積分回路、３・・・比
較回路、４・・・論理積回路、５・・・駆動回路、６・
・・出力回路、７・・・出力負荷、８・・・電流検出回
路、９・・・電流検出回路、１０・・・比較回路、１１
・・・基準電圧、１５〜１８・・・信！、１２・・・コ
ンデンサ、１３・・・ミッシングパルス検出回路、１４
・・・充電回路、１９・・・電源、１１４・・・充放電
回路、１０１・・・レベル制御回路、１０２・・・２４
回路、１０３・・・タイマ回路、１０１１：・・ダイオ
ード、１０１２　。 １０２４・・・比較回路、１０１３・・・反転回路、１
０１４　、１０１７゜１０３４・・・論理積回路、１０
１５　、１０１６　、１０３３・・・トランジスタ、　
　１０３１・・・定電流源、　　１０３２・・・コンデ
ンサ、１０３５・・・基準電圧

Claims (1)

【特許請求の範囲】
1. 周期性の入力信号を入力し帰還ループにより出力パルス
   幅を規定するパルス幅制御回路であつて、出力パルス幅
   が規定値に達しないときにこれをミツシングパルスとし
   て検出し、ミツシングパルスの発生からある時間前記帰
   還ループの帰還量を強制的に変化させて出力パルスのデ
   ユーテイを入力信号のデユーテイに一致させることによ
   り、ミツシングパルスの発生を抑えるようにしたパルス
   幅制御回路において、ミツシングパルス発生時にセツト
   されるフリツプフロツプ回路と、該フリツプフロツプ回
   路のセツト時に該フリツプフロツプ回路の出力と入力信
   号を入力し前記帰還ループの帰還量により決まり出力パ
   ルスのデユーテイを決定するコンデンサの充電レベルを
   制御するレベル制御回路と、ミツシングパルスの発生か
   ら一定時間後に前記フリツプフロツプ回路にリセツト信
   号を出力するタイマ回路とを具備し、ミツシングパルス
   の発生から前記タイマ回路が動作してリセツト信号が出
   力されるまでの一定時間、即ち前記フリツプフロツプ回
   路がセツトされている時間、出力パルスのデユーテイを
   入力信号のデユーテイと一致させ、ミツシングパルスが
   発生しないように出力パルスのデユーテイを決定する前
   記コンデンサの充電レベルを制御することを特徴とする
   充放電回路。