JPS6134782A - 磁気バブルメモリ試験方法 - Google Patents
磁気バブルメモリ試験方法Info
- Publication number
- JPS6134782A JPS6134782A JP15532384A JP15532384A JPS6134782A JP S6134782 A JPS6134782 A JP S6134782A JP 15532384 A JP15532384 A JP 15532384A JP 15532384 A JP15532384 A JP 15532384A JP S6134782 A JPS6134782 A JP S6134782A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bubble
- major
- loop
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、磁気バブルメモリチップの試験の方法((係
り、特にメジ子ループ上でtNJプルカー誤動作をして
しまうような磁気がlくプルメモリチップの除去を効率
よく行なう方法に関する。・〔発明の背景〕 従来メジャマイナループ構成の磁気ノくプルチップの試
験においては、メジ子ループ上のデータは1ビツトおき
に読み出す構成となってしするため、空きビット位置に
バブルが入り込んだかどうかは確認することができなか
った。もしこのメジ子ループ上の空きビット位置にバブ
ルが入り込んだ場合、長時間の動作で正常位置へ移動し
て、誤動作となる危険性が非常に高くなり問題である。
り、特にメジ子ループ上でtNJプルカー誤動作をして
しまうような磁気がlくプルメモリチップの除去を効率
よく行なう方法に関する。・〔発明の背景〕 従来メジャマイナループ構成の磁気ノくプルチップの試
験においては、メジ子ループ上のデータは1ビツトおき
に読み出す構成となってしするため、空きビット位置に
バブルが入り込んだかどうかは確認することができなか
った。もしこのメジ子ループ上の空きビット位置にバブ
ルが入り込んだ場合、長時間の動作で正常位置へ移動し
て、誤動作となる危険性が非常に高くなり問題である。
本発明の目的は、何らかの原因によって、バブルがメジ
子ループ上の空きビット位置に入り込んでしまうような
不良チップを効率よくスクリーニングする方法を提供す
ることにある。
子ループ上の空きビット位置に入り込んでしまうような
不良チップを効率よくスクリーニングする方法を提供す
ることにある。
本発明はメジャマイナループ構成でかつメジャループの
ビット構成が、1ビツトおきにバブルが存在するような
磁気バブルメモリチ・ンプの試験方法において、通常の
メジャマイナループ動作試験の終了後に、読取りビット
を1ビツトだけずらし、メジャループのみの読み取り試
験を行なうことを特徴とするものである。
ビット構成が、1ビツトおきにバブルが存在するような
磁気バブルメモリチ・ンプの試験方法において、通常の
メジャマイナループ動作試験の終了後に、読取りビット
を1ビツトだけずらし、メジャループのみの読み取り試
験を行なうことを特徴とするものである。
第1図はメジャマイナループ構成のバブルチップを示し
たものである。メジ子ループ1上の黒丸が正常ビット位
置、白丸が空きビット位置で、通常は使用しないビット
位置を示す。試験は次の手順で行なう。まず通常のメジ
ャマイナ動作により書込み、読取り試験を実施し、バブ
ルの転送を正常位置で停止させる。この状態では、正常
の場合バブルはすべてライナループ2上にあり、メジャ
ループ1には存在しないはずである。次に読取りビット
を1ビツトだけずらし、メジャ動作にて読取り試験を実
施する。この時全くバブルを検出しなければ正常である
。
たものである。メジ子ループ1上の黒丸が正常ビット位
置、白丸が空きビット位置で、通常は使用しないビット
位置を示す。試験は次の手順で行なう。まず通常のメジ
ャマイナ動作により書込み、読取り試験を実施し、バブ
ルの転送を正常位置で停止させる。この状態では、正常
の場合バブルはすべてライナループ2上にあり、メジャ
ループ1には存在しないはずである。次に読取りビット
を1ビツトだけずらし、メジャ動作にて読取り試験を実
施する。この時全くバブルを検出しなければ正常である
。
もし1個でもバブルが検出されればメジャルーブの空き
ピクト位置にバブルが入り込んだことを示し、該当チッ
プを不良品とし、て除く。なおメジャ動作試鋏は読取り
のみ1回でよく、メジャマイナ動作試験に比べて試験時
間は数百〜数千分の1程度であり、試験時間の増加につ
いては無視できる。なおメジャ動作試験時、1ビット読
取りタイミングをずらす手段としては、例として第2図
に示す回路で容易に実現できる。
ピクト位置にバブルが入り込んだことを示し、該当チッ
プを不良品とし、て除く。なおメジャ動作試鋏は読取り
のみ1回でよく、メジャマイナ動作試験に比べて試験時
間は数百〜数千分の1程度であり、試験時間の増加につ
いては無視できる。なおメジャ動作試験時、1ビット読
取りタイミングをずらす手段としては、例として第2図
に示す回路で容易に実現できる。
カウンタ6にバブルの動作に同期したクロックa(ビッ
ト周期に合致)を入力し、その出力Q及びQをセレクタ
7にて選択する。セレクタ7の出力と所定の位相とパル
ス幅をもったパルス人力Cをゲート回路8に入力し出力
dを取り出す。この出力dを電流源に変換ののち、第1
図に示すレプリケート制御入力5に入力すれば、第2図
のセレクタ人力Sの信号すにより、読取りビットを1ビ
ツトずらすことが可能である。
ト周期に合致)を入力し、その出力Q及びQをセレクタ
7にて選択する。セレクタ7の出力と所定の位相とパル
ス幅をもったパルス人力Cをゲート回路8に入力し出力
dを取り出す。この出力dを電流源に変換ののち、第1
図に示すレプリケート制御入力5に入力すれば、第2図
のセレクタ人力Sの信号すにより、読取りビットを1ビ
ツトずらすことが可能である。
従って、通常のメジャマイナ動作試験は第2図の入力す
を00状態で行ない、その後のメジャループ内の試験の
時に入力すを1“にして実施すれば空きビットをチェッ
クできるわけである。
を00状態で行ない、その後のメジャループ内の試験の
時に入力すを1“にして実施すれば空きビットをチェッ
クできるわけである。
本発明によれば、上述の如く、メジャループの空きビッ
ト位置にバブルが入り込んでしまうような不良チップを
効率的に摘出できる効果がある。
ト位置にバブルが入り込んでしまうような不良チップを
効率的に摘出できる効果がある。
第1図は本発明によるメジャマイナループ構成の磁気バ
ブルチップの一実施例を示す説明図、第2図は、本発明
の実施に関し、読取りビットを1ビツトをずらすための
具体的な実施例を示すブロック図である。 1:メジャループ、 2:マイナループ、 5:読取り検出器、 4ニレプリケートゲート、 5ニレプリケート制御入力、 6:カウンタ、 7:セレクタ、 8:ゲート回路。
ブルチップの一実施例を示す説明図、第2図は、本発明
の実施に関し、読取りビットを1ビツトをずらすための
具体的な実施例を示すブロック図である。 1:メジャループ、 2:マイナループ、 5:読取り検出器、 4ニレプリケートゲート、 5ニレプリケート制御入力、 6:カウンタ、 7:セレクタ、 8:ゲート回路。
Claims (1)
- (1)メジャマイナループ構成でかつメジャループのビ
ット構成が、1ビットおきにバブルが存在するような磁
気バブルメモリチップの試験方法において、通常のメジ
ャマイナループ動作試験の終了後に、読取りビットを1
ビットだけずらし、メジャループのみの読み取り試験を
行なうことを特徴とする磁気バブルメモリ試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15532384A JPS6134782A (ja) | 1984-07-27 | 1984-07-27 | 磁気バブルメモリ試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15532384A JPS6134782A (ja) | 1984-07-27 | 1984-07-27 | 磁気バブルメモリ試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6134782A true JPS6134782A (ja) | 1986-02-19 |
Family
ID=15603376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15532384A Pending JPS6134782A (ja) | 1984-07-27 | 1984-07-27 | 磁気バブルメモリ試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6134782A (ja) |
-
1984
- 1984-07-27 JP JP15532384A patent/JPS6134782A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833676A (en) | Interleaved method and circuitry for testing for stuck open faults | |
US4554664A (en) | Static memory cell with dynamic scan test latch | |
JPS60245275A (ja) | メモリ・アレイ・チツプ | |
US4553090A (en) | Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion | |
EP0109770A2 (en) | Testing digital electronic circuits | |
US4742293A (en) | Pseudo-memory circuit for testing for stuck open faults | |
EP0204130B1 (en) | Apparatus for reducing test data storage requirements for high speed vlsi circuit testing | |
EP0310152A2 (en) | Test overlay circuit | |
KR910008920B1 (ko) | 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법 | |
US7137050B2 (en) | Compression circuit for testing a memory device | |
JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
JPS6134782A (ja) | 磁気バブルメモリ試験方法 | |
EP1266381B1 (en) | Method and apparatus for an easy identification of a state of a dram generator controller | |
US5793777A (en) | System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle | |
JPS638612B2 (ja) | ||
JPS59122972A (ja) | 論理回路試験装置 | |
GB1278694A (en) | Improvements in or relating to apparatus for testing electronic circuits | |
US20020053055A1 (en) | Semiconductor device having a test mode | |
SU1185336A1 (ru) | Система для контроля больших интегральных схем | |
JP3047884B2 (ja) | 論理合成方法および装置 | |
JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
JPH04215079A (ja) | タイミング発生器 | |
SU896626A1 (ru) | Устройство дл контрол ввода-вывода | |
JPS60148138A (ja) | テスト機能を有する集積回路 | |
JP3052579B2 (ja) | Icテスタのストローブマスク回路 |