JPS613435A - セラミツク封止型ic - Google Patents

セラミツク封止型ic

Info

Publication number
JPS613435A
JPS613435A JP59124311A JP12431184A JPS613435A JP S613435 A JPS613435 A JP S613435A JP 59124311 A JP59124311 A JP 59124311A JP 12431184 A JP12431184 A JP 12431184A JP S613435 A JPS613435 A JP S613435A
Authority
JP
Japan
Prior art keywords
lead
thin layer
substrate
sealing
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59124311A
Other languages
English (en)
Inventor
Yoshihiko Doi
良彦 土井
Akira Otsuka
昭 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP59124311A priority Critical patent/JPS613435A/ja
Publication of JPS613435A publication Critical patent/JPS613435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミック封止型工Cに関する。
〔従来の技術〕
工0素子を多機能化するために工0素子そのものが大き
くならざるを得ない。これを小さくまとめるためにパッ
ケージを小型化する必要がある。
セラミックパッケージのガラス封止部もこれに伴ない小
さくなってくると、パッケージ内から外部へ引出された
リードと封止ガラスとの接着性が低いと、IOの組立工
程や使用時における熱サイクルの影響により、封止ガラ
スとリードとの接着性が更に低下し、パッケージの気密
性が損なわれる可能性が大きくなってくる。
〔発明が解決しようとする問題点〕
本発明はセラミックパッケージのガラス封止部を通って
セラミックパッケージ内から外部に引出されているリー
ドと封止ガラスとの接着性を向上し・リード部分の気密
性を従来より向上したセラミック封止型工0を供せんと
するものである。
〔問題点を解決するための手段〕
本発明はこの目的を達するために、セラミックパーツケ
ージのガラス封止部を通るリード部分を・、該リート−
の部分の表面に形成した非晶質の金属酸化物の薄層によ
って封止ガラスと接合したことにある〇 金属酸化物としては・At203z、 Sin、 % 
MgO%れでもよく、封止ガラスと接する部分が非晶質
で、非晶質部分の厚みが0.1〜10μmの範囲であれ
ば良い。
非晶質の金属酸化物の薄層は気密性をよくするためには
、リードの全周に形成するのがよいが、表裏面に設ける
だけでも或程度の効果は得られる。
非晶質の金属酸化物の薄層は、公知のPVD法やOVD
法によってリードの表面に形成でき、この方法によるの
が最も実用的であるが、リード表面をレーザービームで
照射酸化した後急冷するなどの方法によることもできる
〔作用〕 リードと封止ガラスとを直接に接合した場合よりも、金
属酸化物の薄層を介して封止ガラスと接合した場合の方
が接合性が極めて大きい。そしてこの金属酸化物が結晶
質の場合よりも、非晶質の場合の方が封止ガラスとの接
合性がよい。
その理由は、一般にガラスの封止性を支配する要因とし
て、ガラスの金属に対する濡れ性の良否が挙げられる。
濡れ性が良好な場合には、接合界面に拡散が生じ強固な
接合状態が得られる。即ち・封止ガラスの成分であるS
10、At2o3などの酸化物と同じような酸化物がリ
ードの表面に形成されていると、相互に拡散が生じ易く
、特にこの酸化物が非晶質の場合には格子欠陥が著しく
高いために一層拡散が生じ易くなる。
この非晶質の金属酸化物の薄層は、リード表面に形成し
た薄層がすべて非晶質である必要はなく封止ガラスと接
する部分が非晶質であれば良い。
非晶質の金属酸化物の薄層の厚みは、強固な接合をつる
ために最小0.1μm以上が必要であり、一方10μm
以上を超えると、ガラス封止後、界面に残存する酸化物
層の厚みが大きくなり、ヒートショックなどに対して劣
化要因となる他、加工費用も高価となり過ぎることから
、10μmまでに抑えることが望ましい。
〔実施例〕
図は本発明によるセラミック封圧型IOの一実施例の断
面図であって、1はAl’Oからなるセラミンクパッケ
ージで基板1aと蓋]bとからなる。
基板1aの中央に設けた凹部には半導体素子5が固着さ
れ、基板la内から外に延長した42重量%Ni −1
0合金からなるリード3の内部端と半導体素子5とはフ
ァインワイヤーΦで連結されている。基板1aには半導
体素子5及びファインワイヤー4を包むようにht o
からなる蓋1bが重ねられ、基板1aと蓋1bとは周縁
に介在せしめた低融点の封止ガラス2で融着されて封止
されている。リード3の封止ガラス2を通る部分の全周
には、非晶質のAt20z ガラス2と接合されている。
この本発明によるセラミック封圧型XCはディップ型に
限らずフォード型のパッケージのものにも適用できる。
〔発明の効果〕
上記実施例のパッケージにおいて金属酸化物の薄層とし
て種々の金属酸化物を用い、リークテストを行なった結
果を下表に示す。
酸化物の薄層 形成方法  膜厚(μm)す→テスト結
果1   なし                ×2
 非晶質At Oイオン71.−→イング 0.04 
     △3  ’  p           ’
0.11    04               
      9.80    ”   05     
 tt            //      10
−50        △6   tt   5lc)
        tt     ’0.50     
 07   tt   YO1,200 8tt   At OOVD     0.30   
   09   p   TiO2,000 10〃 FθOL/−+lL照射  0.30    
 011 結晶質i  0   イオン7’l、−→イ
ング  0.50       △12     tt
          OVD      O,32△1
8  〃   SiOイオンブレーティング  0.6
0        △註 リークテスト評価方法 封止ガラスは一般に用いられているものを用い、+5o
 Cで封止した後、Heリークディテクターで、ファイ
ンリークの有無を測定した。商用いたDlP型、ガラス
−セラミック封止パッケージの最小リークパス(封止長
さ)は0.7Mである。
以上の結果から、非晶質の金属酸化物の薄層を介してリ
ードと封止ガラスとを接合することにより、封止部の信
頼性を大幅に向上でき、半導体素子の大型化やパッケー
ジの小型化の要望に十分対応できる。
【図面の簡単な説明】
図面はこの発明のセラミック封止型工Cの一実施例の断
面図である。 1・・セラミックパッケージ、la・・基板、1b・・
蓋、2・・封止ガラス、3・・リード、4・・ファイン
ワイヤー、5・・半導体素子、6・・金属酸化物の薄層
。 出願人  住友電気工業株式会y−一一1..。 代理人 弁理土中打勝d: −レ; \↓J、、、、、鳴 1−・・−セ、ラミシワIMqケーツ 1a・・・・基板 +b−−・−畜

Claims (3)

    【特許請求の範囲】
  1. (1)セラミックパッケージのガラス封止部を通るリー
    ドの部分が、該リードの部分の表面に形成した非晶質の
    金属酸化物の薄層によつて封止ガラスと接合されている
    ことを特徴とするセラミック封止型IC。
  2. (2)金属酸化物の薄層がAl_2O_3、SiO_2
    、MgO、Y_2O_3、TiO_2、Fe_2O_3
    、NiO、ZrO、Cu_2Oのうちから選ばれたもの
    からなる特許請求の範囲(1)項に記載のセラミック封
    止型IC。
  3. (3)非晶質の金属酸化物の薄層が0.1〜10μmの
    厚さである特許請求の範囲(1)項又は(2)項に記載
    のセラミック封止型IC。
JP59124311A 1984-06-15 1984-06-15 セラミツク封止型ic Pending JPS613435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59124311A JPS613435A (ja) 1984-06-15 1984-06-15 セラミツク封止型ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59124311A JPS613435A (ja) 1984-06-15 1984-06-15 セラミツク封止型ic

Publications (1)

Publication Number Publication Date
JPS613435A true JPS613435A (ja) 1986-01-09

Family

ID=14882184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59124311A Pending JPS613435A (ja) 1984-06-15 1984-06-15 セラミツク封止型ic

Country Status (1)

Country Link
JP (1) JPS613435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959377A (zh) * 2010-07-02 2013-03-06 太阳诱电株式会社 踏力传感器和利用其的电动助推车

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959377A (zh) * 2010-07-02 2013-03-06 太阳诱电株式会社 踏力传感器和利用其的电动助推车

Similar Documents

Publication Publication Date Title
US2163410A (en) Ceramic-to-metal seal
JPS63123841A (ja) 複合プリフォーム
JPS613435A (ja) セラミツク封止型ic
CA1201211A (en) Hermetically sealed semiconductor casing
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JPS63110765A (ja) Ic用リ−ドフレ−ム
JPH0574941B2 (ja)
JPS55148443A (en) Package for semiconductor device
JPH0448671A (ja) 半導体レーザ装置における透明樹脂の充填方法
JPS6288344A (ja) Ic用パツケ−ジ
JPH04133456A (ja) 半導体装置
JPS63252457A (ja) 半導体整流素子
JPS6390157A (ja) 半導体装置の封止方法
JPS617645A (ja) 半導体装置用金属材料
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPS5848952A (ja) Ic用リ−ドフレ−ム
JPS60101957A (ja) Ic用リ−ドフレ−ム
JPS6074565A (ja) カラ−固体撮像装置の製造方法
JPS60109253A (ja) 電子装置
JPS60123044A (ja) 半導体装置
JPS6347148B2 (ja)
JPS61127155A (ja) 半導体装置用リ−ドフレ−ム
JPS6273648A (ja) 気密ガラス端子
JPS59214244A (ja) 半導体装置
JPS6115355A (ja) 半導体装置用リ−ドフレ−ム