JPS6132456Y2 - - Google Patents
Info
- Publication number
- JPS6132456Y2 JPS6132456Y2 JP1981185405U JP18540581U JPS6132456Y2 JP S6132456 Y2 JPS6132456 Y2 JP S6132456Y2 JP 1981185405 U JP1981185405 U JP 1981185405U JP 18540581 U JP18540581 U JP 18540581U JP S6132456 Y2 JPS6132456 Y2 JP S6132456Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal case
- card
- verification card
- lead wire
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000012795 verification Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 11
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000013039 cover film Substances 0.000 description 4
- 239000011111 cardboard Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は外部から入力される数字または符号な
どの暗号コードによつて個人または団体を識別し
且つ入力信号を記憶しまたは入力信号をカード内
部の半導体装置で処理してその内容を記憶し、ま
たは入力信号に応じた出力信号を発信するキヤツ
シユカードなどの照合カードの改良に関する。
どの暗号コードによつて個人または団体を識別し
且つ入力信号を記憶しまたは入力信号をカード内
部の半導体装置で処理してその内容を記憶し、ま
たは入力信号に応じた出力信号を発信するキヤツ
シユカードなどの照合カードの改良に関する。
通常、この種の照合カードにはマイクロプロセ
ツサーや不揮発性メモリー等が応用され、それら
に用いられる半導体チツプは多くの場合、MOS
型構造のものが用いられる。しかしMOS型構造
の半導体チツプは静電気によつて破壊されやすい
欠点があり、従つて、例えば照合カードを衣類に
対し摩擦する等の動作によつて、内部に在る半導
体装置が破壊し、使用し得ないものになる欠点が
あつた。
ツサーや不揮発性メモリー等が応用され、それら
に用いられる半導体チツプは多くの場合、MOS
型構造のものが用いられる。しかしMOS型構造
の半導体チツプは静電気によつて破壊されやすい
欠点があり、従つて、例えば照合カードを衣類に
対し摩擦する等の動作によつて、内部に在る半導
体装置が破壊し、使用し得ないものになる欠点が
あつた。
本考案は照合カードに関する上記の問題点を解
決するものであつて、それ故本考案の目的は内部
に収められた半導体チツプが静電気破壊を起すこ
とがないようにした照合カードを提供することで
ある。
決するものであつて、それ故本考案の目的は内部
に収められた半導体チツプが静電気破壊を起すこ
とがないようにした照合カードを提供することで
ある。
上記目的を達成するため、本考案による照合カ
ードの特徴は、半導体チツプの所定の電極端子か
らの各引出線が動作時に問題のない程度の抵抗を
介してメタルケースに接続され、動作する際は単
独回路と同じ役割を果すが、動作しない際に生じ
た静電気は前記抵抗を介してメタルケースに逃し
得るようにしたことである。
ードの特徴は、半導体チツプの所定の電極端子か
らの各引出線が動作時に問題のない程度の抵抗を
介してメタルケースに接続され、動作する際は単
独回路と同じ役割を果すが、動作しない際に生じ
た静電気は前記抵抗を介してメタルケースに逃し
得るようにしたことである。
次に図面を参照のもとに本考案の実施例につい
て説明する。第1図と第2図は照合カードの一例
を示すものであつて、照合カードはプラスチツク
材料等で作られたカード基板10と、カード基板
の適当な位置に形成された窓11内に収められ且
つ銅板などの導電性材料からなるメタルケース1
2、メタルケース12内に収められた一または複
数の半導体チツプおよびそれに関連した部材を含
む。図示の例では窓11およびメタルケース12
は長方形であるが、その形状は適当な形であつて
よいことは云うまでもない。また、メタルケース
12としては全体が金属で構成されていることが
好ましいが、底板のみが金属であつて周囲の壁が
セラミツクまたは陶磁器などの非金属で作られた
ものも同じ役割を果し得るので、これらもここで
いうメタルケース12に含まれる。
て説明する。第1図と第2図は照合カードの一例
を示すものであつて、照合カードはプラスチツク
材料等で作られたカード基板10と、カード基板
の適当な位置に形成された窓11内に収められ且
つ銅板などの導電性材料からなるメタルケース1
2、メタルケース12内に収められた一または複
数の半導体チツプおよびそれに関連した部材を含
む。図示の例では窓11およびメタルケース12
は長方形であるが、その形状は適当な形であつて
よいことは云うまでもない。また、メタルケース
12としては全体が金属で構成されていることが
好ましいが、底板のみが金属であつて周囲の壁が
セラミツクまたは陶磁器などの非金属で作られた
ものも同じ役割を果し得るので、これらもここで
いうメタルケース12に含まれる。
第3,4図は本考案による照合カードの一例を
示すものであつて、この例ではメタルケース12
内に二つの半導体チツプSが装着され、一方はマ
イクロプロセツサとして用いられ、カード所有者
の正当性を確認し、トランザクシヨン処理に使わ
れるデータとプログラムを偽造から保護する役割
を果し、他方はメモリーとして用いられる。通
常、カード基板の表裏両面はカバーフイルム1
3,14で被われている。この照合カードの例で
は、半導体チツプの8つの電極端子15からの引
出線16の各々が外部からの信号入出力端子17
の接触を受けるようになつており、各引出線16
が在る位置における表面のカバーフイルム13に
は前記端子17が貫通し得る孔18が形成されて
いる。
示すものであつて、この例ではメタルケース12
内に二つの半導体チツプSが装着され、一方はマ
イクロプロセツサとして用いられ、カード所有者
の正当性を確認し、トランザクシヨン処理に使わ
れるデータとプログラムを偽造から保護する役割
を果し、他方はメモリーとして用いられる。通
常、カード基板の表裏両面はカバーフイルム1
3,14で被われている。この照合カードの例で
は、半導体チツプの8つの電極端子15からの引
出線16の各々が外部からの信号入出力端子17
の接触を受けるようになつており、各引出線16
が在る位置における表面のカバーフイルム13に
は前記端子17が貫通し得る孔18が形成されて
いる。
メタルケース12の内部は適当に仕切られてお
り、その適当な位置に半導体チツプSが配置さ
れ、且つ導電ペースト19を介してメタルケース
12の底板上に固定される。各引出線16は例え
ば銅箔などの薄板から成り、ポリイミドフイルム
のような絶縁材料20を介してメタルケース12
の所定部分に取付けられる。この照合カードの特
徴は第4図および第5図に示すように、所定の電
極端子15からの各引出線16が抵抗21を介し
てメタルケース12に接続されていることであ
る。これらの抵抗21はそれぞれ動作時に問題の
ない程度の抵抗値を有し、好ましくはその抵抗値
は100KΩ〜1MΩになつている。
り、その適当な位置に半導体チツプSが配置さ
れ、且つ導電ペースト19を介してメタルケース
12の底板上に固定される。各引出線16は例え
ば銅箔などの薄板から成り、ポリイミドフイルム
のような絶縁材料20を介してメタルケース12
の所定部分に取付けられる。この照合カードの特
徴は第4図および第5図に示すように、所定の電
極端子15からの各引出線16が抵抗21を介し
てメタルケース12に接続されていることであ
る。これらの抵抗21はそれぞれ動作時に問題の
ない程度の抵抗値を有し、好ましくはその抵抗値
は100KΩ〜1MΩになつている。
第5図は照合カードの配線の一例を示し、それ
ぞれ導線22により抵抗21を介して引出線16
がメタルケース12に接続され、従つて抵抗21
を介して共通接続されている。しかし、特定の引
出線、例えば第5図のGNDの位置の引出線16
aには抵抗21を設ける必要がなく、引出線16
aが直接メタルケース12に接続され、常に接地
されている。
ぞれ導線22により抵抗21を介して引出線16
がメタルケース12に接続され、従つて抵抗21
を介して共通接続されている。しかし、特定の引
出線、例えば第5図のGNDの位置の引出線16
aには抵抗21を設ける必要がなく、引出線16
aが直接メタルケース12に接続され、常に接地
されている。
第5図では本考案の特徴を明瞭にするため各抵
抗21が個別に示されており、そのように抵抗2
1を個別に設けてもよいが、これらの抵抗21は
第6図に示すように、単一の抵抗アレー23に収
められるのが好ましい。なお、図中、CLOCKは
半導体装置の動作を制御する信号、5Vは半導体
装置の電源、24Vはメモリー内容の書き込みの電
源、EXTRAは予備端子である。
抗21が個別に示されており、そのように抵抗2
1を個別に設けてもよいが、これらの抵抗21は
第6図に示すように、単一の抵抗アレー23に収
められるのが好ましい。なお、図中、CLOCKは
半導体装置の動作を制御する信号、5Vは半導体
装置の電源、24Vはメモリー内容の書き込みの電
源、EXTRAは予備端子である。
この照合カード1を動作するため、カードが所
定位置に置かれると、測定ヘツド(図示せず)が
下降し且つそれと共に信号入出力端子17がカバ
ーフイルム13の孔18の位置において対応の引
出線16に接触し、各引出線に10μA〜100mA
程度の電流が流れる。各引出線16は抵抗21を
介してメタルケース12に接続されているが、そ
の抵抗値が充分大きいものであるため、メタルケ
ース12には極めて僅かな電流しか流れず、従つ
て各引出線は端子17からの電流に対しては単独
回路と同じ役割を果している。
定位置に置かれると、測定ヘツド(図示せず)が
下降し且つそれと共に信号入出力端子17がカバ
ーフイルム13の孔18の位置において対応の引
出線16に接触し、各引出線に10μA〜100mA
程度の電流が流れる。各引出線16は抵抗21を
介してメタルケース12に接続されているが、そ
の抵抗値が充分大きいものであるため、メタルケ
ース12には極めて僅かな電流しか流れず、従つ
て各引出線は端子17からの電流に対しては単独
回路と同じ役割を果している。
なお、上記の実施例では端子17はカバーフイ
ルムの孔18を貫通して引出線16に接触する
が、周知のように孔18に引出線16と一体の部
分16′を埋込み、その部分16′に端子17を接
触してもよい。第7図はそのように引出線の一部
16′を孔18に埋込んだ構造を示している。
ルムの孔18を貫通して引出線16に接触する
が、周知のように孔18に引出線16と一体の部
分16′を埋込み、その部分16′に端子17を接
触してもよい。第7図はそのように引出線の一部
16′を孔18に埋込んだ構造を示している。
従つて、本考案による照合カードは、それを動
作する際は各引出線16が単独回路として作用
し、何らの不都合もなく適切に動作すると共に、
動作しないときは、半導体チツプからの各引出線
16は抵抗21を介してはいるが、それぞれメタ
ルケース12に電気的に接続され、互に共通接続
されているので、抵抗21が介入しても時間の経
過により同電位になつている。そのため各引出線
が抵抗を介して共通接続されていることは衝撃に
対する緩衝と同じ役割を果し、照合カードが摩擦
等によつて静電気を受けても、その影響を強く受
けることがなく、静電気破壊を避けることができ
る。
作する際は各引出線16が単独回路として作用
し、何らの不都合もなく適切に動作すると共に、
動作しないときは、半導体チツプからの各引出線
16は抵抗21を介してはいるが、それぞれメタ
ルケース12に電気的に接続され、互に共通接続
されているので、抵抗21が介入しても時間の経
過により同電位になつている。そのため各引出線
が抵抗を介して共通接続されていることは衝撃に
対する緩衝と同じ役割を果し、照合カードが摩擦
等によつて静電気を受けても、その影響を強く受
けることがなく、静電気破壊を避けることができ
る。
それ故、本考案はとくに静電気破壊を起し易い
MOS型構造の半導体チツプを含む照合カードに
適用すれば極めて有用性の高いものとなる。
MOS型構造の半導体チツプを含む照合カードに
適用すれば極めて有用性の高いものとなる。
第1図は本考案が関連する照合カードの平面
図、第2図はその照合カードの側面図、第3図は
本考案の照合カードの一例の要部の平面図、第4
図は第3図の線A−Aに沿つて取つた断面図、第
5図は第3図に示された実施例の配線図、そして
第6図は他の実施例の配線図を示す。第7図はさ
らに別の実施例を示す第4図に類似の断面図であ
る。 図中、1……照合カード、12……メタルケー
ス、15……電極端子、16……引出線、21…
…抵抗、22……抵抗アレー。
図、第2図はその照合カードの側面図、第3図は
本考案の照合カードの一例の要部の平面図、第4
図は第3図の線A−Aに沿つて取つた断面図、第
5図は第3図に示された実施例の配線図、そして
第6図は他の実施例の配線図を示す。第7図はさ
らに別の実施例を示す第4図に類似の断面図であ
る。 図中、1……照合カード、12……メタルケー
ス、15……電極端子、16……引出線、21…
…抵抗、22……抵抗アレー。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 暗号コードによつて個人また団体を識別した
り入力信号に応じた出力信号を発信する等の役
割を果すため適宜位置に設けられたメタルケー
ス内に収められた半導体チツプを含む照合カー
ドにおいて、前記半導体チツプの所定の電極端
子からの各引出線は動作時に問題のない程度の
抵抗を介して前記メタルケースに接続されてい
ることを特徴とする照合カード。 (2) 実用新案登録請求の範囲第1項記載の照合カ
ードにおいて、各前記抵抗は単一の抵抗アレー
に収められている照合カード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981185405U JPS5890448U (ja) | 1981-12-11 | 1981-12-11 | 照合カ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981185405U JPS5890448U (ja) | 1981-12-11 | 1981-12-11 | 照合カ−ド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5890448U JPS5890448U (ja) | 1983-06-18 |
JPS6132456Y2 true JPS6132456Y2 (ja) | 1986-09-20 |
Family
ID=29986424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981185405U Granted JPS5890448U (ja) | 1981-12-11 | 1981-12-11 | 照合カ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5890448U (ja) |
-
1981
- 1981-12-11 JP JP1981185405U patent/JPS5890448U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5890448U (ja) | 1983-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0193856A2 (en) | IC card | |
US4719140A (en) | Electronic memory card | |
US4532419A (en) | Memory card having static electricity protection | |
US4447716A (en) | Information card | |
EP0068539B1 (en) | Micropackage for identification card | |
US5559370A (en) | Electronic label and carriers therefor | |
DE3575485D1 (de) | Aufnahmeeinheit fuer eine einen elektronischen schaltkreis enthaltende datenkarte. | |
US4409471A (en) | Information card | |
US4635165A (en) | Printed-circuit construction with EPROM IC chip mounted thereon | |
JPS6132456Y2 (ja) | ||
JPS6132457Y2 (ja) | ||
JPS5850457Y2 (ja) | 照合カ−ド | |
JPS5851311B2 (ja) | 照合カ−ド | |
JPS58133694A (ja) | 照合カ−ド | |
US6472733B1 (en) | Electronic circuit support comprising tear resistant means | |
JPS6117494Y2 (ja) | ||
JP2722714B2 (ja) | Icカードの読取り書込み装置 | |
JPH054059Y2 (ja) | ||
JP2607649B2 (ja) | メモリカード | |
JPH0345434B2 (ja) | ||
JPS6271697A (ja) | Icカ−ド | |
JPS58142898A (ja) | 照合カ−ド | |
JPS622704Y2 (ja) | ||
JPS62169697A (ja) | Icカ−ド | |
JPS61131186A (ja) | Icカ−ド |