JPS6132436Y2

JPS6132436Y2 -

Info

Publication number: JPS6132436Y2
Application number: JP16806481U
Authority: JP
Priority date: 1981-11-11
Filing date: 1981-11-11
Publication date: 1986-09-20
Also published as: JPS5871846U

Description

【考案の詳細な説明】この考案は、２進値化されたデイジタルデータ
同志のデイジタル乗算回路の改良に関する。[Detailed Description of the Invention] This invention relates to an improvement of a digital multiplication circuit for binary digital data.

周知のようにデイジタルデータを乗算する場合
に、第１図に示すようにデイジタル乗算器を利用
するのは一般的な手法である。すなわち乗算器１
１にはｎビツトの入力データInとｍビツトの入力
データImが供給され、これらが直接演算され
る。この演算結果はｎ＋ｍビツト長のデータとし
てまるめ回路１２に出力される。 As is well known, when multiplying digital data, it is a common method to use a digital multiplier as shown in FIG. i.e. multiplier 1
1 is supplied with n-bit input data In and m-bit input data Im, and these are directly calculated. The result of this operation is output to the rounding circuit 12 as data of n+m bit length.

通常はこの出力をさらに発展させるハードウエ
アの規模を大きくしないため、入力データ構造に
応じて出力ｍ＋ｎビツトのうちのｑビツトをとり
出力値とし、ｍ＋ｎ−ｑビツトは切りすてられ
る。 Normally, in order not to increase the scale of the hardware for further developing this output, q bits out of the output m+n bits are taken as the output value according to the input data structure, and m+n-q bits are discarded.

ところで、二つの入力データが０±ｎ１，
０Im１という値を表わすデータの場合がし
ばしばある。例えば、テレビジヨンの映像信号の
利得を制御するゲインデータを求めるときに、二
つの別の要因から発生したゲインデータ同志を乗
算して、新たなゲインデータを作りあげるといつ
た場合がそうである。 By the way, the two input data are 0±n1,
There are often cases where the data represents a value of 0Im1. For example, when finding gain data to control the gain of a television video signal, this is the case when new gain data is created by multiplying gain data generated from two different factors.

このような場合、それぞれの入力データと２進
数のデイジタルデータとして表現する場合、その
ビツト数を有効に利用し、精度を上げるために
「０」という値を「00…０」で表わし、「１」とい
う値を「11…１」で表わすことが多い。 In such a case, when expressing each input data as binary digital data, to effectively utilize the number of bits and increase precision, the value "0" is represented as "00...0" and "1" is used. " is often expressed as "11...1".

ところが、このように表現されたデータを乗算
器で演算すると「11…１」と「11…１」とを入力
として乗算した場合「11…１」という結果が得ら
れない。このため、ゲイン「１」とゲイン「１」
を乗算して当然のようにゲイン「１」を得ること
ができなくなり、利得を下げてしまうという問題
が生じてしまう。 However, when the data expressed in this way is operated on by a multiplier, when "11...1" and "11...1" are input and multiplied, the result "11...1" cannot be obtained. Therefore, gain "1" and gain "1"
A problem arises in that a gain of "1" cannot be obtained as a matter of course by multiplying .

これは、例えば映像信号などのゲインだとする
と、同じ明るさのはずの二つの映像がちがう明る
さになつてしまうという重大な問題をひきおこし
てしまう。 If this is the gain of a video signal, for example, this causes a serious problem in that two images that are supposed to have the same brightness end up with different brightness.

これを解決する方法としては、データのビツト
長をもつて多くして、演算誤差を少くすることも
できるが、そのための回路規模の増大とコストの
アツプは現実的には非常に大きい。 One way to solve this problem is to increase the bit length of the data to reduce the calculation error, but this increases the circuit scale and cost, which is actually very large.

この考案は、上記従来の欠点を除去するために
なされたもので、デイジタル化された入力データ
において、「11…１」が実際の値の「１」を表現
するようなデータ構造の場合にいずれか一方の入
力データが「１」である場合に本来の意味で
「１」と解決されて、正しい出力値を得ることが
できるデイジタル乗算回路を提供することを目的
とする。 This idea was made in order to eliminate the above-mentioned drawbacks of the conventional methods, and in the case of a data structure in which "11...1" represents the actual value "1" in digitized input data, It is an object of the present invention to provide a digital multiplication circuit which can resolve the input data as "1" in the original meaning and obtain a correct output value when one of the input data is "1".

以下、この発明のデイジタル乗算回路の実施例
を図面を参照して説明する。第２図はその一実施
例の構成を示すブロツク図である。この第２図に
おいて、入力データImとInは第１図と同様に乗
算器２１に供給されるとともに、オール「１」検
出部２２および２３にそれぞれ供給され、さらに
選択回路２５にも供給されるようになつている。 Embodiments of the digital multiplication circuit of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram showing the configuration of one embodiment. In this FIG. 2, input data Im and In are supplied to a multiplier 21 in the same way as in FIG. It's becoming like that.

オール「１」検出部２２，２３の出力は入力デ
ータIm，Inのすべてのビツトが「１」であるか
どうか、すなわちデータの値が「１」であるかど
うかを示す１ビツトの信号であり選択制御信号発
生部２４に供給されるようになつている。 The output of the all "1" detectors 22, 23 is a 1-bit signal indicating whether all bits of the input data Im, In are "1", that is, whether the data value is "1". The signal is supplied to the selection control signal generator 24.

また、選択回路２５には、各入力データImお
よびIn、さらに乗算器２１の出力データが供給さ
れ、選択制御信号発生部２４の出力によつて、そ
のうちの一つが選択され、出力されるようになつ
ている。 Further, the selection circuit 25 is supplied with each input data Im and In as well as the output data of the multiplier 21, and one of them is selected and output according to the output of the selection control signal generation section 24. It's summery.

選択の基準は入力データImがオール「１」の
場合には入力データInをそのまま選択出力する。
また入力データInがオール「１」の場合には、入
力データImをそのまま選択出力する。さらに、
入力データImおよびInが両方ともオール「１」
でない場合には、乗算器２１の出力を選択出力す
る。これによつて入力データがオール「１」の場
合にそれが本来の意味での「１」という値として
正しい乗算出力を得ることができる。 The selection criterion is that if the input data Im is all "1", the input data In is selected and output as is.
Further, when the input data In is all "1", the input data Im is selected and output as is. moreover,
Both input data Im and In are all "1"
If not, the output of the multiplier 21 is selectively output. As a result, when the input data is all "1", it is possible to obtain a correct multiplication output as a value "1" in the original meaning.

上記オール「１」回路２２，２３は多入力ゲー
ト回路を利用することによつて実現できる。ま
た、選択回路２５はセレクタ回路あるいは３ステ
ート出力回路を利用することによつても実現でき
る。 The above-mentioned all "1" circuits 22 and 23 can be realized by using a multi-input gate circuit. Further, the selection circuit 25 can also be realized by using a selector circuit or a 3-state output circuit.

選択制御信号は選択回路がセレクタ回路を利用
する場合には２ビツトのコード信号であり、３ス
テート出力回路を利用する場合には３本の信号で
あり三つの３ステート出力回路を各々制御する。 The selection control signal is a 2-bit code signal when the selection circuit uses a selector circuit, and is three signals when the selection circuit uses a 3-state output circuit, and controls each of the three 3-state output circuits.

以上述べたように、この考案のデイジタル乗算
回路によれば、デイジタル化されたデータ同志の
乗算において、入力データがオール「１」で本来
の意味の「１」を表わす場合にいずれか一方の入
力データがオール「１」の時には乗算器によつて
得られる誤差を持つた出力を使わずに他方の入力
データをそのまま出力とするようにしたので、オ
ール「１」というデータが本来の意味の「１」と
して正しい結果が得られる効果を奏するものであ
る。 As described above, according to the digital multiplication circuit of this invention, in the multiplication of digitized data, when the input data is all "1" and represents the original meaning "1", one of the inputs is When the data is all "1", the other input data is output as is without using the output with error obtained by the multiplier, so that the data "all 1" is changed to "1" in its original meaning. 1", it is possible to obtain correct results.

[Brief explanation of the drawing]

第１図は従来のデイジタル乗算回路を示すブロ
ツク図、第２図はこの考案のデイジタル乗算回路
の一実施例の構成を示すブロツク図である。２１……乗算器、２２，２３……オール「１」
検出部、２４……選択制御信号発生部、２５……
選択回路。 FIG. 1 is a block diagram showing a conventional digital multiplication circuit, and FIG. 2 is a block diagram showing the configuration of an embodiment of the digital multiplication circuit of this invention. 21... Multiplier, 22, 23... All "1"
Detection section, 24... Selection control signal generation section, 25...
selection circuit.

Claims

[Scope of utility model registration request]

a multiplier that digitally multiplies binary digital input data; A digital multiplication circuit comprising a selection circuit that outputs the output of the multiplier as is when all bit values of input data are not "1".