JPS6132435Y2 - - Google Patents
Info
- Publication number
- JPS6132435Y2 JPS6132435Y2 JP7337085U JP7337085U JPS6132435Y2 JP S6132435 Y2 JPS6132435 Y2 JP S6132435Y2 JP 7337085 U JP7337085 U JP 7337085U JP 7337085 U JP7337085 U JP 7337085U JP S6132435 Y2 JPS6132435 Y2 JP S6132435Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- work station
- memory
- address
- bytes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【考案の詳細な説明】
〔概要〕
装置Bのデータ処理能力を上回るデータ転送ス
ピードで装置Aから装置Bへ、Nビツトのデータ
種別を示すコードとMビツトのデータ部とからな
る語を転送し、装置Bでデータ種別に対応するバ
ツフア領域の部分領域にデータ部を格納するデー
タ入力装置に関するものである。[Detailed explanation of the invention] [Summary] A word consisting of an N-bit data type code and an M-bit data part is transferred from device A to device B at a data transfer speed that exceeds the data processing capacity of device B. , relates to a data input device that stores a data portion in a partial area of a buffer area corresponding to a data type in device B.
本発明は、例えばワーク・ステーシヨン・チヤ
ネルからワーク・ステーシヨンにデータを高速転
送するする場合におけるワーク・ステーシヨン側
のデータ入力装置に関するものである。
The present invention relates to a data input device on the work station side when, for example, data is transferred at high speed from a work station channel to the work station.
例えば、ワーク・ステーシヨン・チヤネル
WSCとワーク・ステーシヨンWS間でデータ転送
を行う場合、ワーク・ステーシヨンWS側で使用
されるプロセツサのデータ処理能力よりワーク・
ステーシヨン・チヤネルWSCとワーク・ステー
シヨンWS間のデータ転送スピードの方が上回つ
ているときワーク・ステーシヨンWS側ではデー
タのバツフアリングが必要になる。このとき転送
されるデータには、普通のデータ以外にレジス
タ・データ等のものがあり、ワーク・ステーシヨ
ンのプロセツサによつて各々別の用途に使用され
ている。そして、各々が混在された状態で転送さ
れたとき、バツフア領域に種別コードとデータ部
とを格納し、後にプロセツサが種別コードを判別
しながらデータ処理を行つていた。このような方
式においては、転送終了後に1データ毎のデータ
種別の判別が必要となり、またデータ種別を表わ
すビツトをバツフアに格納しておかなければなら
ないという欠点があつた。
For example, work station channel
When data is transferred between the WSC and the work station WS, the data processing capacity of the processor used on the work station WS side
When the data transfer speed between the station channel WSC and the work station WS is faster, data buffering is required on the work station WS side. In addition to ordinary data, the data transferred at this time includes register data and the like, which are used for different purposes by the processors of the work stations. When each of them is transferred in a mixed state, the type code and the data part are stored in the buffer area, and later the processor processes the data while determining the type code. Such a system has the disadvantage that it is necessary to determine the data type of each piece of data after the transfer is completed, and that bits representing the data type must be stored in a buffer.
本考案は、上記の欠点に鑑み、データ転送終了
後の1データ毎のデータ種別の判別を不要とし、
データ種別を表わすビツトの格納領域を不要とす
るデータ入力装置を提供することを目的とするも
のである。
In view of the above-mentioned drawbacks, the present invention eliminates the need to determine the data type for each piece of data after data transfer is completed.
The object of the present invention is to provide a data input device that does not require a storage area for bits representing data types.
そしてそのため本考案のデータ入力装置は、ワ
ーク・ステーシヨンのデータ処理能力を上回るデ
ータ転送スピードでワーク・ステーシヨン・チヤ
ネルからワーク・ステーシヨンへ、Nビツトのデ
ータ種別を示すコードとMビツトのデータ部とか
らなる語を転送するシステムにおいて、ワーク・
ステーシヨンに、
各記憶場所に格納先頭アドレスとバイト数を記
憶するメモリを持つアドレス決定手段と、
ワーク・ステーシヨン・チヤネルからNビツト
のデータ種別を示すコードとMビツトのデータ部
とからなる語が送られて来た時に当該コードに対
応するメモリの記憶場所から格納先頭アドレス及
びバイト数を読出す手段と、
読出された格納先頭アドレスで定まるバツフア
領域の記憶場所に当該語のデータ部を格納する手
段と、
メモリから読出された格納先頭アドレスを単位
量だけ増加すると共にメモリから読出されたバイ
ト数を単位量だけ減少し、単位量だけ増加された
格納先頭アドレス及び単位量だけ減少されたバイ
ト数を元の記憶場所に格納する手段と、
を設置し、
更に、アドレス決定手段のメモリの内容がワー
ク・ステーシヨン側のプロセツサにより書き替え
可能なように構成されていること、
を特徴とするものである。
Therefore, the data input device of the present invention transfers data from a work station channel to a work station at a data transfer speed that exceeds the data processing capacity of the work station from an N-bit data type code and an M-bit data section. In a system that transfers words, work
The station includes an address determining means having a memory for storing the storage start address and the number of bytes in each memory location, and a word consisting of an N-bit data type code and an M-bit data section is sent from the work station channel. means for reading the storage start address and the number of bytes from the storage location of the memory corresponding to the code when the code is read; and means for storing the data part of the word in the storage location of the buffer area determined by the read storage start address. , the storage start address read from the memory is increased by a unit amount, the number of bytes read from the memory is decreased by a unit amount, and the storage start address is increased by the unit amount and the number of bytes is decreased by the unit amount. and a means for storing the address in the original memory location, and further comprising: a means for storing the address at the original memory location; .
以下本考案を図面を参照して詳述する。図面は
本考案のデータ処理方式における装置B側に設け
られたデータ種別の判別を行いデータ種別毎の格
納アドレスを決定する手段を示す図である。図に
おいて、1はワーク・ステーシヨン・チヤネルか
ら高速に転送されてくるデータ種別を示すコード
とデータとを保持するレジスタ、2はデータ種別
を示すコードをデコードしデータ種別毎の格納ア
ドレスを決定する手段、3はデータ種別毎に連続
してデータを格納するバツフアである。
The present invention will be described in detail below with reference to the drawings. The drawing is a diagram showing means provided on the device B side in the data processing system of the present invention for determining data types and determining storage addresses for each data type. In the figure, 1 is a register that holds a code and data indicating the data type that are transferred at high speed from the work station channel, and 2 is a means for decoding the code indicating the data type and determining the storage address for each data type. , 3 are buffers that continuously store data for each data type.
さて、ワーク・ステーシヨン・チヤネルWSC
からワーク・ステーシヨンWSへ、2ビツト3種
類のデータ種別コードをもつデータの転送を行う
場合について述べる。ワーク・ステーシヨンWS
側プロセツサはデータ転送に先だつてデータ種別
,,(それぞれ00,01,10に対応)のデー
タの格納先頭アドレスとバイト数をそれぞれアド
レス決定手段2のBA0〜BA2,BC0〜BC2にセツ
トする。BAとBCは1バイトの転送が終わる毎に
それぞれ+1,−1される。今、データ種別コー
ド“00”が転送された場合、BA0,BC0が使用さ
れ、バツフア領域3のに格納される。またデー
タ種別コード“01”が転送さた場合、BA1,BC1
が使用され、バツフア領域3のに格納される。
次に再びデータ種別コード“00”が転送された場
合、BA0は+1、BC0は−1されており、バツフ
ア領域3のに以前のデータに続けて格納され
る。 Now, work station channel WSC
A case will be described in which data having three types of 2-bit data type codes is transferred from the computer to the work station WS. Work station WS
Prior to data transfer, the side processor sets the storage start address and number of bytes of data of data type . BA and BC are incremented by 1 and -1, respectively, each time one byte is transferred. If data type code "00" is transferred now, BA0 and BC0 are used and stored in buffer area 3. Also, if data type code “01” is transferred, BA1, BC1
is used and stored in buffer area 3.
Next, when data type code "00" is transferred again, BA0 is incremented by +1 and BC0 is incremented by -1, and the data is stored in buffer area 3 following the previous data.
このようにして、バツフア転送終了後、ワー
ク・ステーシヨンWS側のプロセツサはバツフア
領域,,の先頭アドレスから転送されたデ
ータを読み取り、データ処理を行う。 In this manner, after the buffer transfer is completed, the processor on the work station WS side reads the transferred data from the start address of the buffer area, , and processes the data.
以上、詳細に説明したように、本考案のデータ
入力装置は、データ転送終了後のデータ種別を判
別しながらデータ処理を行うことを不要とし、デ
ータ種別を表わすビツトの格納領域を不要とする
という効果を奏する。
As explained above in detail, the data input device of the present invention eliminates the need to perform data processing while determining the data type after data transfer is completed, and eliminates the need for a storage area for bits representing the data type. be effective.
図面は本考案によるデータ入力装置を説明する
ための図である。
1……レジスタ、2……アドレス決定手段、3
……バツフア領域。
The drawings are diagrams for explaining a data input device according to the present invention. 1...Register, 2...Address determining means, 3
...Batsuhua area.
Claims (1)
るデータ転送スピードでワーク・ステーシヨン・
チヤネルからワーク・ステーシヨンへ、Nビツト
のデータ種別を示すコードとMビツトのデータ部
とからなる語を転送するシステムにおいて、ワー
ク・ステーシヨンに、 各記憶場所に格納先頭アドレスとバイト数を記
憶するメモリを持つアドレス決定手段と、 ワーク・ステーシヨン・チヤネルからNビツト
のデータ種別を示すコードとMビツトのデータ部
とからなる語が送られて来た時に当該コードに対
応するメモリの記憶場所から格納先頭アドレス及
びバイト数を読出す手段と、 読出された格納先頭アドレスで定まるバツフア
領域の記憶場所に当該語のデータ部を格納する手
段と、 メモリから読出された格納先頭アドレスを単位
量だけ増加すると共にメモリから読出されたバイ
ト数を単位量だけ減少し、単位量だけ増加された
格納先頭アドレス及び単位量だけ減少されたバイ
ト数を元の記憶場所に格納する手段と、 を設置し、 更に、アドレス決定手段のメモリの内容がワー
ク・ステーシヨン側のプロセツサにより書き替え
可能なように構成されていること、 を特徴とするデータ入力装置。[Scope of utility model registration claim] Work station
In a system that transfers a word consisting of an N-bit data type code and an M-bit data part from a channel to a work station, the work station has a memory that stores the storage start address and the number of bytes in each memory location. an address determining means having an address determination means; and when a word consisting of an N-bit code indicating the data type and an M-bit data field is sent from the work station channel, the address determination means starts the storage position from the memory location corresponding to the code. means for reading the address and number of bytes; means for storing the data part of the word in a memory location in the buffer area determined by the read storage start address; and means for increasing the storage start address read from the memory by a unit amount; means for decreasing the number of bytes read from the memory by a unit amount and storing the storage start address increased by the unit amount and the number of bytes decreased by the unit amount in the original storage location; A data input device characterized in that the content of the memory of the determining means is configured such that it can be rewritten by a processor on the work station side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7337085U JPS61643U (en) | 1985-05-16 | 1985-05-16 | data input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7337085U JPS61643U (en) | 1985-05-16 | 1985-05-16 | data input device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61643U JPS61643U (en) | 1986-01-06 |
JPS6132435Y2 true JPS6132435Y2 (en) | 1986-09-20 |
Family
ID=30612669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7337085U Granted JPS61643U (en) | 1985-05-16 | 1985-05-16 | data input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61643U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000047882A (en) * | 1998-07-28 | 2000-02-18 | Nec Corp | Data processor |
-
1985
- 1985-05-16 JP JP7337085U patent/JPS61643U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61643U (en) | 1986-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2633331B2 (en) | Microprocessor | |
JPS62274444A (en) | Address conversion system | |
ES8606696A1 (en) | Digital computer system. | |
US6725292B2 (en) | Direct memory access controller for circular buffers | |
JPS6132435Y2 (en) | ||
GB1296966A (en) | ||
JPS62245467A (en) | Symbolic processing system and method | |
US5581711A (en) | Method and apparatus for determining the number of words of transferred data in a digital data transfer system | |
JPS55154623A (en) | Input and output control system | |
JP2811728B2 (en) | I / O controller | |
JPH0133848B2 (en) | ||
SU1691844A1 (en) | Computing complex | |
JPS6016400U (en) | First-in, first-out buffer malfunction detection circuit | |
JPS58218091A (en) | Data transfer system | |
JPS5537662A (en) | Information processor | |
JPS635432A (en) | Microprocessor | |
JPS55112661A (en) | Memory control unit | |
JPS60178570A (en) | Data receiver | |
JPH0137019B2 (en) | ||
JPH0172648U (en) | ||
JPH0550769B2 (en) | ||
JPH01271861A (en) | Direct memory access controller | |
JPH0172647U (en) | ||
JPS59117375A (en) | Mh coding system | |
JPS63231626A (en) | Information processor |