JPS6130959A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS6130959A JPS6130959A JP14756984A JP14756984A JPS6130959A JP S6130959 A JPS6130959 A JP S6130959A JP 14756984 A JP14756984 A JP 14756984A JP 14756984 A JP14756984 A JP 14756984A JP S6130959 A JPS6130959 A JP S6130959A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- load
- switching regulator
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は２つ以上の出力をもつスイッチングレギュレー
タに係り、特に出力制御していない側の軽負荷状態の電
圧上昇を抑制するのに好適な回路に関するものである。
タに係り、特に出力制御していない側の軽負荷状態の電
圧上昇を抑制するのに好適な回路に関するものである。
従来の２出力１石７オワード方式のノくルス幅変調スイ
ッチングレギュレータ回路は、第２図に示すように、直
流電源ｌをスイッチングト２ンジスカ０−ｎ實田艙譬十
Ｉ赤弛ｌ 出力ｈランスＲ島流ダイオード４、フライホ
イルダイオード５、平滑用チョークコイル６、平滑用コ
ンデンサ７によって整流平滑し、負荷８に直流安定電力
を供給しておシ、その電圧を安定化するため出力電圧を
検出して基準電圧９と誤差増幅器１０で比較増幅し、高
周波発振器１１、パルス幅変調回路１２、ドライブ回路
１８とによシ上記スイッチングトランジスタ２を駆動し
ている。また上記同一出力トランス３から同様にして負
荷１４に供給される電圧は安定化のためのパルス幅変調
とは関係なく、電源電圧ｌの変動、負荷８の変動、さら
に負荷１４の変動などによって不安定になる。これらの
うち自己の負荷変動である負荷１４の変動、特に負荷１
４が軽負荷状態となう九場合に、出力電圧は高電圧とな
る。すなわち負荷電流が減少するため、平滑用チョーク
コイル１５の平滑効果による電圧降下分が少なくなり、
出カドランス８の１次巻数ｎ３．２次巻数をｎ□、ｎｔ
ｔ とし電源電圧をＥとした場合Ｋ、最大Ｅ （ＤＨ十
〇Ｈ）／ｎ４のトランス出力電圧がそのネネ出力ＶＣ１
ｉｈれると）−Ｋｆｒス、この高雪圧は平滑用コンデン
サ１６や負荷回路の最大定格電圧を超えることＫなり、
上記平滑用コンデンサ１６や負荷１４の破壊につながる
ことも考えられる。
ッチングレギュレータ回路は、第２図に示すように、直
流電源ｌをスイッチングト２ンジスカ０−ｎ實田艙譬十
Ｉ赤弛ｌ 出力ｈランスＲ島流ダイオード４、フライホ
イルダイオード５、平滑用チョークコイル６、平滑用コ
ンデンサ７によって整流平滑し、負荷８に直流安定電力
を供給しておシ、その電圧を安定化するため出力電圧を
検出して基準電圧９と誤差増幅器１０で比較増幅し、高
周波発振器１１、パルス幅変調回路１２、ドライブ回路
１８とによシ上記スイッチングトランジスタ２を駆動し
ている。また上記同一出力トランス３から同様にして負
荷１４に供給される電圧は安定化のためのパルス幅変調
とは関係なく、電源電圧ｌの変動、負荷８の変動、さら
に負荷１４の変動などによって不安定になる。これらの
うち自己の負荷変動である負荷１４の変動、特に負荷１
４が軽負荷状態となう九場合に、出力電圧は高電圧とな
る。すなわち負荷電流が減少するため、平滑用チョーク
コイル１５の平滑効果による電圧降下分が少なくなり、
出カドランス８の１次巻数ｎ３．２次巻数をｎ□、ｎｔ
ｔ とし電源電圧をＥとした場合Ｋ、最大Ｅ （ＤＨ十
〇Ｈ）／ｎ４のトランス出力電圧がそのネネ出力ＶＣ１
ｉｈれると）−Ｋｆｒス、この高雪圧は平滑用コンデン
サ１６や負荷回路の最大定格電圧を超えることＫなり、
上記平滑用コンデンサ１６や負荷１４の破壊につながる
ことも考えられる。
本発明は軽負荷状態になった際に１パルス幅変調によっ
て出力電圧を低下させるスイッチングレギュレータを得
ることを目的とする。
て出力電圧を低下させるスイッチングレギュレータを得
ることを目的とする。
Ｃ発明の概要〕
本発明によるスイッチングレギュレータは、１個のトラ
ンスから２つ以上の直流出力を得るパルス幅変調方式ス
イッチスゲレギュレータにおいて、出力検出を行ってい
ない出力側に、該出力側の出力電圧で軽負荷時のみ出力
電圧を制御する回路を付加したものである。
ンスから２つ以上の直流出力を得るパルス幅変調方式ス
イッチスゲレギュレータにおいて、出力検出を行ってい
ない出力側に、該出力側の出力電圧で軽負荷時のみ出力
電圧を制御する回路を付加したものである。
つぎに本発明の実施例を図面とともに説明する。
ｌＩｃ１図は本発１ｙＪＫよるスイッチングレギュレー
タの一実施例を示す回路図である。本実施例は前記従来
例に示した回路と同様の２出力１石フォワード方式のパ
ルス幅変調スイッチングレギュレータで、従来例と異る
点は、２つの直流出力のうち出力検出を行っていない出
力側負荷１４０両端子間にトランジスタ１９、抵抗２０
および２１を直列に接続し、上記トランジスタ１９のベ
ースは抵抗を介してトランジスタ１８のコレクタにつな
ぎトランジスタ１８のエミッタを負荷１４の一端に接続
している。上記トランジスタ１８のベースに接続したツ
ェナーダイオード１７のカソードはそれぞれの抵抗を介
して負荷１４の両端子に接続し、上記抵抗２０および２
１の接続点からダイオード２４を経て誤差増幅器１０に
入力されている点である。
タの一実施例を示す回路図である。本実施例は前記従来
例に示した回路と同様の２出力１石フォワード方式のパ
ルス幅変調スイッチングレギュレータで、従来例と異る
点は、２つの直流出力のうち出力検出を行っていない出
力側負荷１４０両端子間にトランジスタ１９、抵抗２０
および２１を直列に接続し、上記トランジスタ１９のベ
ースは抵抗を介してトランジスタ１８のコレクタにつな
ぎトランジスタ１８のエミッタを負荷１４の一端に接続
している。上記トランジスタ１８のベースに接続したツ
ェナーダイオード１７のカソードはそれぞれの抵抗を介
して負荷１４の両端子に接続し、上記抵抗２０および２
１の接続点からダイオード２４を経て誤差増幅器１０に
入力されている点である。
本実施例について負荷１４が軽負荷になった場合を説明
する。定常負荷時の出力電圧をｖＩ 、平滑コンデンサ
１６および負荷１４の破壊電圧をＶ！とじ、またツェナ
ーダイオード１７が導通する出力電圧をＶｚとして、Ｖ
ｌ （Ｖｚ （Ｖｌの関係にあるものとする。このよう
な状態で負荷１４が軽負荷になり平滑用チョークコイル
１５での平滑による電圧降下が減少し、出力電圧がＥ
（１１ｔ＋ ＋ ｎｔｔ ）／ｎｌ Ｋ上昇するとツェ
ナーダイオード１７が導通し、そのためトランジスタ１
８．１９が導通し、パルス幅変ｖＪｉ回路１２の入力に
６る誤差増幅器１０の入力には負荷１４＠の出力電圧が
抵抗２０および２１の分圧比により発生する。この場合
、抵抗２２．２８による分圧電圧よシ抵抗２０．２１に
よる分圧電圧の方が高いためダイオード２４が導通し、
抵抗２０および２１による分圧電圧によシパルス幅変調
されることとなｐｌその分圧電圧に見合う電圧によって
負荷１４側の出力電圧が制御される。制御された負荷１
４側の出力電圧を■、とすればＶＢ（Ｖｚ（Ｖｓ ＜
Ｖｓの関係がらり、ツェナーダイオード１７の導通は継
続され、出力電圧は■１で維持される。
する。定常負荷時の出力電圧をｖＩ 、平滑コンデンサ
１６および負荷１４の破壊電圧をＶ！とじ、またツェナ
ーダイオード１７が導通する出力電圧をＶｚとして、Ｖ
ｌ （Ｖｚ （Ｖｌの関係にあるものとする。このよう
な状態で負荷１４が軽負荷になり平滑用チョークコイル
１５での平滑による電圧降下が減少し、出力電圧がＥ
（１１ｔ＋ ＋ ｎｔｔ ）／ｎｌ Ｋ上昇するとツェ
ナーダイオード１７が導通し、そのためトランジスタ１
８．１９が導通し、パルス幅変ｖＪｉ回路１２の入力に
６る誤差増幅器１０の入力には負荷１４＠の出力電圧が
抵抗２０および２１の分圧比により発生する。この場合
、抵抗２２．２８による分圧電圧よシ抵抗２０．２１に
よる分圧電圧の方が高いためダイオード２４が導通し、
抵抗２０および２１による分圧電圧によシパルス幅変調
されることとなｐｌその分圧電圧に見合う電圧によって
負荷１４側の出力電圧が制御される。制御された負荷１
４側の出力電圧を■、とすればＶＢ（Ｖｚ（Ｖｓ ＜
Ｖｓの関係がらり、ツェナーダイオード１７の導通は継
続され、出力電圧は■１で維持される。
したがって平滑コンデンサ１６．負荷１４は保護される
ことになる。また負荷１４の状態が軽負荷より定常負荷
に移行した場合には、平滑チョークコイルによる電圧降
下によシ出力電圧がＶｚより低下し、ツェナーダイオー
ド１７、トランジスタ１８および１９が非導通とな夛、
出力電圧は負荷８側の電圧によって安定化され通常の動
作に復帰する。
ことになる。また負荷１４の状態が軽負荷より定常負荷
に移行した場合には、平滑チョークコイルによる電圧降
下によシ出力電圧がＶｚより低下し、ツェナーダイオー
ド１７、トランジスタ１８および１９が非導通とな夛、
出力電圧は負荷８側の電圧によって安定化され通常の動
作に復帰する。
上記のように本発明によるスイッチングレギュレータは
、１個のトランスから２つ以上の直流出力を得るパルス
幅変調方式スイッチングレギュレータにおいて、出力検
出を行っていない出力側に１該出力側の出力電圧で＠負
荷時のみ出力を制御する回路を付加することにより、安
定化のだめの制御を行っていない負荷側における、軽負
荷時の電圧上昇を抑制し、安定した出力電圧が得られる
スイッチングレギュレータを得ることができる。
、１個のトランスから２つ以上の直流出力を得るパルス
幅変調方式スイッチングレギュレータにおいて、出力検
出を行っていない出力側に１該出力側の出力電圧で＠負
荷時のみ出力を制御する回路を付加することにより、安
定化のだめの制御を行っていない負荷側における、軽負
荷時の電圧上昇を抑制し、安定した出力電圧が得られる
スイッチングレギュレータを得ることができる。
第１図は本発明によるスイッチングレギュレータの一実
施例を示す回路図、第２図は従来のスイッチングレギュ
レータを示す回路図である。
施例を示す回路図、第２図は従来のスイッチングレギュ
レータを示す回路図である。
Claims (1)
- １個のトランスから２つ以上の直流出力を得るパルス幅
変調方式スイッチングレギュレータにおいて、出力検出
を行つていない出力側に、該出力側の出力電圧で軽負時
のみ出力電圧を制御する回路を付加したことを特徴とす
るスイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14756984A JPS6130959A (ja) | 1984-07-18 | 1984-07-18 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14756984A JPS6130959A (ja) | 1984-07-18 | 1984-07-18 | スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6130959A true JPS6130959A (ja) | 1986-02-13 |
| JPH036736B2 JPH036736B2 (ja) | 1991-01-30 |
Family
ID=15433314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14756984A Granted JPS6130959A (ja) | 1984-07-18 | 1984-07-18 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130959A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57140423U (ja) * | 1981-02-28 | 1982-09-02 |
-
1984
- 1984-07-18 JP JP14756984A patent/JPS6130959A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57140423U (ja) * | 1981-02-28 | 1982-09-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036736B2 (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989573A (ja) | 電子スイツチ装置 | |
| US4931918A (en) | Ringing choke converter | |
| US6111763A (en) | Switching power supply | |
| US4789818A (en) | DC voltage converter | |
| US5668704A (en) | Self-exciting flyback converter | |
| KR20040067845A (ko) | 스위칭 전원장치 및 전원제어방법 | |
| JPS6130959A (ja) | スイツチングレギユレ−タ | |
| JPS62123695A (ja) | 電源装置 | |
| JP2803151B2 (ja) | 電源装置 | |
| JPS61244269A (ja) | スイツチング電源 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| US4761728A (en) | High voltage generating device | |
| US5883506A (en) | Power supply with voltage stabilizing control circuit | |
| US6262898B1 (en) | Circuit for driving a switching transistor | |
| SU805279A1 (ru) | Стабилизированный источникпОСТО ННОгО НАпР жЕНи | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| US6177784B1 (en) | Large signal gain modifier circuit | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| KR860000795Y1 (ko) | 스위칭 모우드 전력공급장치의 출력전압 안정화회로 | |
| SU1737432A1 (ru) | Стабилизатор посто нного напр жени | |
| JP2000184702A (ja) | 電源装置 | |
| JPS614462A (ja) | 電源制御回路 | |
| KR200172696Y1 (ko) | 과전압보호회로 | |
| EP0972342B1 (en) | Circuit for driving a switching transistor |