JPS6130846A

JPS6130846A - 自動等化方式

Info

Publication number: JPS6130846A
Application number: JP15345984A
Authority: JP
Inventors: Shigeaki Wachi; 滋明和智
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-07-24
Filing date: 1984-07-24
Publication date: 1986-02-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は自動等化方式に関する。

背景技術とその問題点まず、従来の自動等化方式について、電子通信学会誌Ｖ
ｏ１．５３　、Ａ１１（１１／７０）のＰ、　１４８７
〜Ｐ、　１４９０を参照して説明する。

多値伝送を行なう場合、伝送路の特性が僅かに変動して
も、符号量干渉量が増加するので、これを解決するため
に、Ｒ，Ｗ、Ｌｕｃｋｙ　（アール・ダブリュ・ラッキ
ー）などによって、自動等化器の研究が行われてきた。

自動等化器は、符号量干渉量を最小にするためのデジタ
ル伝送用等化器と、応答波形及び目的波形の差の２乗積
分値を最小にする汎用等化器とに分けられる。又、自動
等化器は、回線使用前にテストパルスを用いて等化を行
なうプリセット形等化器と、回線使用中に信号自体から
制御情報を得て等化する適応形等化器とに分類すること
もできる。

ここでは、適応形等化器について説明する。適応形等化
器の大きな利点は、伝送路特性の変動に常に応動じ得る
点である。Ｒ，Ｗ、Ｌｕｃｋｙは、（１）雑音は正規分
布、（１１）入力多値信号は無相関、（ｉｉｉ）初期の
符号誤り率が小、などの仮定の下で、等化誤差の最尤推
定値が次式で与えられることを示している。

但し、Ｓは平均信号電力、ｅ、は受信信号標本値からａ
ｋとｅｋとの相関をとればよいことが分シ、これに基づ
いて第５図に示す如き適応形等化器を構成し得る。

即チ、トランスバーサルフィルタＴＶＦの入力端子（１
）Ｋ多値信号（例えば８値信号）を供給し、その多値信
号と、この多値信号を遅延回路（タップ付き遅延線）（
２）を構成する初段の遅延回路（３）に供給して遅延量
Ｔだけ遅延させた多値信号と、この遅延回路（３）より
の多値信号を遅延回路（２）を構成する終段の遅延回路
（４）Ｋ供給して更に遅延量Ｔだけ遅延させた多値信号
とを夫々係数乗算器（５）　、　（６）　。

（７）に供給して夫々係数Ｃ，，Ｃｏ、　Ｃ１を乗算し
た後合成して得られた出力をサンプル回路（８）に供給
する。サンプル回路（８）の出力は５ビツトのスライサ
（９）Ｋ供給する。そして、スライサ（９）よりの５ビ
ツトの出力のうち、第５ビツトの出力を除いた残り４ビ
ツトの出力が並列−直列変換器αＱに供給されて変換さ
れ、その直列出力が出力端子ａυに出力される。

係数乗算器（５）　、　（６）　、　（７）は夫々？テ
ンショメータによって構成され、その乗算係数Ｃ−１ｒ
　Ｃａｒ　Ｃ１はアップダウンカウンタ（＋２１　、　
（＋３）　、　（１４）の計数値によって、負の所定値
から正のｃｏまでの範囲で可変制御される。又、カウン
タａｚ、α３．ａりは夫々アンド回路（ｍｏｄ、２の加
算回路として機能する）　Ｃ５１、（ｔｉｌｌ　。

０ηの各出力Ａ、Ｂ、Ｃによって制御される。

スライサ（９）から第５ビツトの出力、即ち極性符号の
みによって表わされるｅｋが得られ、これがシフトレジ
スタαＢに供給されることによってａｋイが得られて、
アンド回路Ｑ５　、　ＱＥ９　、　Ｃ７）に共通に供給
される。他方、スライサ（９）からの第１ビツトの出力
、即ち極性符号のみによって表わされるａｋが得られて
アンド回路α９に供給される。このａ、はシフトレジス
タ０に供給されることによって得られたａｋイがアンド
回路（１６）Ｋ供給される。更に、このａ、−７がシフ
トレジスタ■に供給されることによって得られたａｌ（
−２７がアンド回路Ｑ７＞に供給される。

ａｋ−ｊ、ｅｋの正、負の極性（但し、夫々を１，０で
表わす）をｓｇｎ（ａｋｇ）、ｓｇｎ（％）で示し、ア
ンド回路Ｑ５）　、　（１６）　、　Ｃ７）を排他的論
理和回路に置換えて考えると、出力Ａ、Ｂ　、Ｃは夫々
次式のように表わされる。

Ａ　＝　ｓｇｎ　（ａｋ）−ａｇｎ（ｅｋ−７）Ｂ　＝
　ｓｇｎ（ａｋ−７）・ｓｇｎ（ｅｋ−、）　　　　＝
（２）Ｃ＝　ｓｇｎ（ａｋ−、）ｓｇｎ（ｅｋ−、）（
２）式に於て、ｋ−Ｔをｋに置換えると、（２）式は次
式のように表わされる。

Ａ　＝　ｓｇｎ（ａｋ＋１）’Ｉ１ｇｎ（ｅｋ）Ｂ　＝
　ｓｇｎ（ａｋ）ｓｇｎ（ｅｋ）　　　　　　＝・（３
）Ｃ＝　ｓｇｎ（ａｋ−、）ｓｇｎ（ｅｋ）（４）式の
平均値操作はカウンタｔｎＪ　、　Ｃ３、α滲によって
行なわれ、カウンタ（１２１、（１３、（１４）はＡ、
Ｂ、Ｃが１のときアップ、０のときダウンと計数される
。

カウンタ（１２＋　、　ｕ　、　Ｃ４）はオーツ櫂−フ
ロー、アニノダーフローの可能性があり、その場合は夫
々１ステツプ減少させ、１ステツプ増加させる。

＠ｇｎ（ａｋ）は２進コードがダレイコードの場合、最
上位ビットを使う。ダレイコードは十の場合は最上位ビ
ットが１、−の場合は最上位ビットがＯとなる。ｇｇｎ
（ｅｋ）は最下位ビットを使用するが、これはｅが１の
ときは切上げが、０のときは切下にけが行なわれたと判断されるからである。

しかしながら、かかる従来の自動等化方式は回路構成が
複雑であると共に、高速処理が困難であるという欠点が
ある。

発明の目的かかる点に鑑み本発明は、回路構成が簡単で、高速処理
の可能な、２値データの自動等化方式を提案しようとす
るものである。

発明の概要本発明による自動等化方式は、ランレングスリミテッド
ボードの２値データ伝送系からの２値デ−夕の前後のデ
ータの最尤推定を行って係数を算出し、前後のデータ又
は最尤推定値と係数との積和を算出して２値データの真
値を得るようにし、たことを特徴とするものである。

上述せる本発明によれば、回路構成が簡単で、高速処理
が可能となる、２値データの自動等化方式を得ることが
できる。

実施例以下に、本発明による自動等化方式について、数式を用
いて説明する。第４図は、例えばコン・母りトディスク
から再生装置によって再生されたランレングスリミテッ
ドコードの２値デ一タ信号としての高周波信号（符号量
干渉を受けている）の波形を示し、これをスライスレベ
ルＳＬでスライスし、その高周波信号とスライスレベル
ＳＬの直線との順次の交点間間隔を・・・”ｋ−１’　
”ｋ”ｋ＋１’・・・とする。ａｋは、これの真値（符
号量干渉を受けていない場合の値）をａｋとすると、次
式の如く表わされる。

入；α（ｆ−Ｎ（ａ、Ｎ）＋　・＝−＋ｆ、（ａ、、）
＋ｆ−１（ａｋ−、）＋ａｋ＋ｆｊ（ａＩｃ＋４）”２
（ａｌｃ＋２）”””Ｎ（”ｋ＋Ｎ）　　＋＋＋　（５
）但し、αは０〈１αｌ＜１なる規格定数である。

■　（５）式の関数’Ｋ（ａｌ（＋Ｋ）はａｋ、−にの
単調増加関数である。

４が光学式ディスクからの再生信号のビット又はランド
の長さに対応する時間である場合、最長のビット又はラ
ンドに対応する時間ａｋは、最短のビット又はランドに
対応する時間へに最も大きな影響を及はす。

■　関数ｆＫ（ａｋ−ｘ）は次式のように級数展開が可
能である。

ｆＫ　（ａｋ＋、）　＝　ＣＫ、１８に＋、＋ＣＫ、２
（ａ）Ｃ＋Ｋ）”ＣＫ、３（”ｋ＋Ｋ）”・・・＋Ｃｋ
、討：（ａ、ρゞ　　　　・・・・・・（６）■　ｆ、
（ａｋ、１）と　ｆ−＋（ａｋ、−＋）　、””Ｎ（ａ
ｋ、Ｎ）とＬｓ（ａｋ、−Ｎ）の間には夫々位相歪がな
いものとすると、前後の符号量干渉は対称となる。従っ
て、最も影強の強い’１（ａｋ、１）とｆ−１（ａｋ、
、）　（Ｄ係数が等しいと、この係数は負値であるので
、百２は全体として短くなり、適当な係数αを掛ける必
要がある。

以上の仮定■〜■により、符号量干渉を除去することは、（７）式に於いて、九か
らａｋを求めることに他ならない。若し、ａｋ＋ｎ（ｎ
＼。）が求められたとすると、このａ、＋。によりＣｎ
　、ｍ　ｒαを一度決定しておけば、以降は順次ａｋを
求めることができる。しかし、実際にはａｋ＋。を求め
ることはできず、ａｋ＋。の最尤推定値を用いることに
なる。Ｃｎ１ｍの個数はＮＸＫＸ２となり、αの個数は
１となる。

（７）式はα、Ｃｎ、ｍに対しては線型であるので、Ｎ
ｘＫｘ　２＋１個の代数方程式を解くことによって得ら
れる。

ａｋは次式で求められる。

現実の伝送系、例えば光学式ディスクの再生装置では、
符号量干渉が前後の信号のみによって与えられるから、
Ｋ＝１となる。又、ａｋは一般に、Ｎ＝１の一次近似で
充分な場合が多い。

しかして、Ｎ＝に＝１の場合の４を求めてみる。

先ず、ａ、、　ａ、は次式のように表わされる。

Ｃ２＝ｃ１．１ａ、＋ａ２＋ｃ、、ａ３・・・・・・（
９）Ｃ３＝ｃ１，２ａ２＋ａ３＋Ｃ１，４ａ４・・・・
・・ＯＱこの場合ＣＩ、１”Ｃｊ、２・Ｃ１ｊ＝ＣＩ、
４なので・Ｃ１，１”ＣＩ、２＝ＣＩ　Ｉ　Ｃ１，５＝
ＣＩ、４＝０３とおくと、（９）　、　（１０式は次式
のように表わされる。

Ｃ２＝　ｃ、ａ、　＋　Ｃ２＋ｃ、Ｃ２・−−−−−ａ
ｌ）とすると、ｉ２．百３は次式のように表わされる。

−△　　　△　　　　　△ ａ２＝Ｃ１ａ１＋ａ２＋Ｃ３ａ５・・・・・・（１３）
−△　　　△　　　　　△ ａ３＝Ｃ１ａ２＋ａ３＋Ｃ３ａ４・・・・・・（１４）
０３）　、　（１１１式よりｃｌ、　ｃ、を求めてみる
。

△　　　−△　　　　　△ ｃ、＝（１／ａ、）（Ｃ２”２−Ｃ３ａ３）ｉ、＝（舎
２Ａ　、）（Ｃ２−舎２−Ｃ３合、）十分３十〇！１Ｑ
４ａ３＝　（Ｑ、、Ａ、）（Ｃ２−Ａｉ□）−１−Ｑ、
＋Ｃ３（Ｑ、−Ｑ詮、／Ｑ、）Ｃ５＝（Ｔ３３攬−（合
２Ａ１）（Ｃ２−鉛）・（ａ、／（Ｃ１ａ４−Ｃ２ａ３
）以上から、Ｃ１，Ｃ，け次式のように表わされる。

ｃ、＝−（Ｑ、Ｃ２−Ｃ４ａ１）／（Ｑ、Ｑ、−Ｑ２Ｑ
、）　　−・−（ｌｅｃ３＝　（Ｑ、Ｃ２−Ｑ、ｅ、）
／（挙、−’Ｑ、Ｑ３）　　−・−（＋６）Ｃ１，Ｃ３
け２個の代数方程式により定まるが、伝送路が定まれば
一義的に定まる性質のもので、その変化は緩慢である。

Ｃ，、Ｃ３が伝送路のノイズ等により極端な値を取り得
ない様に移動平均ｃ１に’Ｃ５ｋを使用する。

は次式のように表わされる。

”ｋ−１＝ｉｋ−１−Ｃｊ、に−＋ａｋ−２−ｃ！Ｓ、
に−Ａｋ　　”””　””ｋ＝”ｋ　’１．に’に−１
−ｃ！Ｓ、Ａ＋１　　　　”””　（”１九十１　＝”
＋（４１−ＣＩ　、ｌ（十入艶３．に十人＋２　°−ａ
ｎＣ１，ｋｌ中ｃ１＋に中ＣＩ、に＋１＝Ｃ＋−０５，
に−１中ｃ、に中Ｃ！ｌ、に＋ｉミＣ３とすると、（イ
）式は次式のように表わされる。

”１ｋ＝＝百に−ＣＩ（百に〜１−Ｃ１舎に−２−０３
舎ｋ）−０３（百に＋＋−Ｃ１舎に−Ｃ５合に＋１）　
　　　　　　　　　　　−°−−−　　２カ又、符号量
干渉が小さいものとすると、Ｃ４・Ｃ５くｌとなるから
、勾式は次式のように汐ゎされる。

ａｋキａｋ−ＣＩ”ｋ−１’５百に−Ｎ　　　　　　　
　−・−・・−翰ここで、この（ハ）式が成立しない場合は、データのオーバフロ
ー、アップフローが生じる。これを防ぐためのαは、回
路的には後述する如くａｋから再生されたクロック信号
と、人から再生されたクロック信号とをカウントダウン
して位相ロックを行なうようにすれば良い。

次に、第１図を参照して、本発明方式を適用した自動等
化回路の一例を、上述の数式との関連に於いて詳細に説
明する。

例えばコンパクトディスクから再生装置によって再生さ
れた高周波信号（ランレングスリミテッドコードの２値
デ一タ信号）■（第２図Ａ及び第４図参照）ｉｔ、比較
回路（２）に供給されて所定スライスレベル（例ｔばＯ
レベル）でスライスサレ、ソの出力側に矩形波信号■（
第２図Ｃ参照）が出力される。この矩形波信号■は、排
他的論理和回路（ハ）及び遅延回路（ハ）から成る微分
回路（イ）へその排他的論理和回路（ハ）及び遅延回路
（ハ）に供給される。尚、遅延回路（ハ）の出力は排他
的論理和回路（ハ）に供給される。かくして、微分回路
（財）の出力側、即ち排他的論理和回路（ハ）の出力側
には、第２図Ｂの矩形波信号■の立上り及び立下シに対
応した・やルス列から成る・やルス信号０（第２図Ｃ参
照）が出力され、これが遅延回路（ト）を通じて僅か遅
延せしめられ、その遅延されたノヤルス信号■（第２図
り参照）がアップカウンタ■のクリア端子に供給される
。

アップカウンタ（ロ）のクロック端子には、入力端子（
２７ａ）から周波数がｆ＋のクロック信号＠（第２図Ｃ
参照）が供給される。カウンタ翰からのｍビットの並列
出力はランチ回路（財）に供給され、微分回路に）より
の・ぐルス信号◎の到来毎にラッチされる。しかして、
ラッチ回路（ハ）の出力側には、並列ｍビットのラッチ
出力［Ｆ］（第２図Ｃ参照）が得られて、演算回路０■
に供給される。このラッチ出力［Ｆ］はｉ’？ルス信号
信号量隔を表わし、上述のａｋに相当する。

比較回路（ハ）よりの矩形波信号■けＰＬＬ構成のクロ
ック発生器−に供給されて、これより周波数が＋２のビ
ットクロック信号０（第２図Ｃ参照）が出力される。こ
のビットクロック信号■はアップカウンタ（７）のりα
ツク端子に供給される。そして、遅延回路（ハ）からの
・ぐルス信号■がこのアップカウンタ（イ）のクリア端
子に供給される。このアップカウンタ（ト）からの並列
ｍビットの出力がラッチ回路０）に供給され、微分回路
（至）からの・ぞルス信号■でラッチされる。ラッチ回
路０◇の出力側には並列ｍビットの出力■（第２図Ｃ参
照）が出力されて、演算回路０２に供給される。この出
力０はａｋに相当する。

しかして、演算回路０りでは、ラッチ回路０］）の出力
■（合ｋ）を用いて上述の式α９．ａ０に従って係数Ｃ
，，Ｃ，を算出し、この係数Ｃ，，Ｃ３と、ラッチ回路
（ハ）の出力［Ｆ］（ａｋ）とを用いて上述の式四に従
ってａｋを算出する。

演算回路０■から出力された並列ｍビットの出力の＜ａ
ｋ）は、ダウンカウンタ（ロ）に供給されて、その？ロ
ー出力たる／４’ルス信号■（第２図Ｊ）によってロー
ドされる。又、このパルス信号■はデータ要求信号とし
て演算回路（３２に供給されると共に、Ｄ形フリッゾフ
ロップ回路から成るトグル回路（イ）のクロック端子に
供給される。かくして、トグル回路（イ）の互及びＤ端
子から出力端子θ◇に自動等化された２４ＪＡ、データ
信号■（α１ｋ）（第２図り参照）が出力される。

次に、演算回路０ネから得られたパルス信号■（ａｋ）
に式（財）に於けるαを掛ける回路■の構成について説
明する。クロック発生器−よシのクロック信号０が、分
周比が１７Ｈの分局器（ハ）に供給されることによって
、矩形波信号◎（第２図０参照）が得られて位相比較回
路（至）に供給される。更に、トグル回路（至）の出力
■がクロック発生器（ロ）に供給されることによって、
周波数がｆ３のクロック信号０（第２図Ｍ参照）が得ら
れる。これがビットクロック信号として出力端子（６）
に供給されると共に、分局比がＩＡの分局器（至）に供
給されることによって、矩形波信号０（第２図Ｎ参照）
が得られて位相比較回路（２）に供給されて、上述の矩
形波信号■と位相比較される。そして、この位相比較回
路（至）からの位相比較出力［Ｆ］（第２図０参照）が
ローパスフィルタ（至）に供給されることにより、低周
波信号０（第２図０参照）が得られ、これが電圧制御形
可変発振器−に供給されて、その発振出力が制御される
。そして、この発振器θＱよりの周波数がｆ４の発振信
号■（第２図に参照）がカウンタ（ロ）にクロック信号
として供給される。そして、カウンタ（ロ）圧供給され
るクロック信号［株］の周期が変化することによって、
ａ、にαが掛けられることになる。

次に、第３図を参照して、本発明方式を適用した自動等
化回路の他の例を説明するも、第３図に於いて第１図と
対応する部分には同一符号を付して重複説明を省略する
。ラッチ回路（ハ）よシの並列ｍビットのラッチ出力［
Ｆ］が３ｍビットのシフトレジスタ（イ）に供給される
。シフトレジスタ（ロ）よりのｍビットの出力人は、間
引き回路θＱを介して演算回路ｆ４′ｆ）に供給される
。この間引き回路θＱは演算回路＠ηによって制御され
る。この演算回路（ロ）では、間引かれた４を用いて、
係数Ｃ，，Ｃ３を算出し、夫々係数乗算回路（ロ）、０
呻に供給して、この係数Ｃ４，Ｃ３を夫々シフトレジス
タ（イ）からのａｋ−１・ａｋ＋１に乗算する。そして
、シフトレジスタに）からの百□を合成器−に供給して
、ここで４から乗算回路（９）、θ傷の出力Ｃ１百］（
−１”！ｌ百、、を差し引くことにより、出力の（人）
を得（式に）参照）、ダウンカウンタ（ロ）に供給する
。その他の構成は第１図と同様である。

発明の効果上述せる本発明によれば、回路構成が簡単で、高速処理
が可能となる、２値データの自動等化方式を得ることが
できる。

【図面の簡単な説明】

第１図は本発明を適用した自動等化回路の一例を示すブ
ロック線図、第２図はその説明のためのタイムチャート
、第３図は本発明を適用した自動等化回路の他の例を示
すブロック線図、第４図は波形図、第５図は従来の多値
データの自動等化回路の一例を示すブロック線図である
。０２は演算回路、■は人にαを相ける回路である。

Claims

【特許請求の範囲】

ランレングスリミテッドコードの２値データ伝送系から
の２値データの前後のデータの最尤推定を行つて係数を
算出し、上記前後のデータ又は上記最尤推定値と上記係
数との積和を算出して上記２値データの真値を得るよう
にしたことを特徴とする自動等化方式。