JPS61296280A - 遮断器用合成試験回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ こノ発明は遮断器用合成試験回路に関し、特にその回復
電圧の設定に関するものである。

［従来の技術］ 第４図は従来の遮断器用合成試験回路を一部ブロックで
示す回路図であり、図において〈１）は一端が接地され
予め所定の電圧（Ｖｃ）に充電されている電源模擬キャ
パシタ、（２）は電源模擬キャパシタ（１）の他端に直
列接続された電源リアクトル模擬インダクタンス、（３
）は電源リアクトル模擬インダクタンスく２）に直列接
続されたトリガギャップである。く４）は抵抗、（５）
は抵抗（４）に直列接続されたキャパシタであり、これ
らは後述する供試遮断器（６）の両端に印加される電圧
波形を調整する第１の時定数回路（Ｔ１）を構成してい
る。この時定数回路（Ｔ１）は、電源模擬キャパシタ（
１）、電源リアクトル模擬インダクタンス（２）及びト
リガギャップ（３）からなる直列回路の両端間に接続さ
れている９（６）は時定数回路（Ｔ１）に並列接続され
、電流と電圧との合成試験を受ける供試遮断器である。

（７）はトリガギャップ（３）に直列接続され、電流源
回路（図示せず）から供試遮断器（６）に供給される電
流（Ｎを遮断制御する補助遮断器である。（８）は補助
遮断器（７）を介して供試遮断器（６）に供給される電
流（Ｉ）を検出する変流器、（９）は変流器（８）から
の電流信号（８ａ）により電流（Ｉ）の零点直前を検出
する零点検出器であり、零点検出器（９〉は、変流器（
８）と共にトリガギャップ（３）のトリガ手段を構成し
ている。即ち、零点検出器（９）は電流（Ｉ）の零点直
前を検出すると、トリガ電圧（９ａ）をトリガギャップ
（３）に出力するようになっている。

次に、供試遮断器（６）の両端に印加される電圧（Ｖ）
、電流源回路からの電流（Ｉ）及び電源模擬キャパシタ
（１）からの電流（ｉ）の波形図を示す第２図を参照し
て、従来の合成試験回路の動作を説明する。

最初は、供試遮断器（６）及び補助遮断器（７）が閉じ
ているので、供試遮断器（６）には電流源回路から大き
な電流（Ｉ）が流れている６通常、この電流（Ｉ）は、
商用の５０〜６０Ｈ７，の交流電流であり、その電流値
は数１０にアンペアである。このとき、変流器く８）は
シーケンサ（図示せず）により短絡されているので動作
せず、零点検出器〈９）はトリガ電圧（９ａ）を出力し
ない。従って、トリガギャップ（３）は放電せず、電源
模擬キャパシタ（１）も放電していない。

次に、図示しないシーケンサにより供試遮断器（６）が
開極されても、供試遮断器（６）にはアーク放電により
電流（Ｉ）が流れ続ける。このとき、変流器（８）は動
作を開始し、電流（Ｉ）に応じた電流信号（８ａ）を出
力する。従って、電流（Ｉ）が正弦波形を描いて第２図
のように次第に零点に近づいてくると、その直前の時間
（、）で、零点検出器（９）はトリガ電圧（９ａ）をト
リガギャップ（３）に出力する。トリガ電圧（９ａ）に
よりトリガギャップ（３）は放電を開始し、以後放電を
持続する。

トリガギャップ（３）の放電により、予め所定の電圧（
Ｖｃ）（３００にボルト程度の負の電圧）に充電されて
いた電源模擬キャパシタ（１）の電荷が、電流（ｉ）と
なって、アーク放電中の供試遮断器（６）を流れ始める
。この電流（ｉ）の初期値は電流源がらの電流（Ｉ）の
約１７１０の数にアンペアであり、その周波数は、電流
（Ｉ）の１０倍の５００〜６００Ｈｚとなるように、電
源模擬キャパシタ（１）の容量値Ｃ１と、電源リアクト
ル模擬インダクタンス（２）のリアクタンス値Ｌ２とに
よって決定されている。従って、電流（ｉ）の初期波形
は電流（Ｉ）とほぼ相似形をなしているや 時間（ａ）〜（ｂ）において、供試遮断器（６）には電
流＜Ｉ）と電流（ｉ）との重畳電流が流れている。しか
し、電流源回路からの電流（Ｉ）が零点に達する時間（
ｂ）の時点で、シーケンサは補助遮断器（７）を開き電
流（Ｉ）を遮断するので、供試遮断器（６）は電流源回
路から切り離される。従って、供試遮断器（６）に流れ
る電流は電源模擬キャパシタ（１）から供給される電流
（ｉ）のみとなる。

電源模擬キャパシタ（１）の放電が進んで時間（ｃ）に
なると、電流（ｉ）は零点に達する。この時点で、供試
遮断器（６）はアーク放電を停止し、以後供゛試遮断器
（６）には電流が流れない。この供試遮断器（６）の電
流が遮断される瞬間の時間（ｃ）における電流（ｉ）の
傾きは、時間（ｂ）における電流（Ｉ）の傾きと一致す
るようになっている。

一方、電流（ｉ）は時間（ａ）〜（ｃ）にかけて半サイ
クル流れたことになるので、時間（ｅ）において、電源
模擬キャパシタ（１）は、最初とは逆極性の電圧〈正の
電圧）に充電されている。従って、時間（ｅ）以後では
、電流（ｉ）は時定数回路（Ｔ１）を介して流れる。こ
のときの電流＜ｉ）の周波数は、Ｒ２、Ｃ５及びキャパ
シタく５）の容量値Ｃ１で決定されるが、Ｃ０に比べて
Ｃ６が極めて小、さいので、ＣＩは無視されてＲ２及び
Ｃ３のみで決定される。

こうして流れる電流（ｉ＞と時定数回路〈Ｔ１）とによ
って、供試遮断器（６）の両端には第２図のような電圧
（Ｖ）が印加される。この電圧（Ｖ）の立ち上がり波形
は、抵抗（４）の抵抗値Ｒ４及びＣ６によって決定され
る。即ち、電圧（Ｖ）の周波数はＲ２及びＣ５によって
決定され、波高値としてのピーク電圧（Ｖ　ｐ）を決め
る振幅率はＲ１によって決定される。

電源模擬キャパシタ（１）の放電が進み、時間（ｄ）で
電流（ｉ）が再び零点に達し、このとき供試遮断器（６
）の両端に印加される電圧はピーク電圧（Ｖ　ｐ）に達
する。しかし、トリガギャップ（３）は放電状態を保持
しているので、時間（ｄ）以後も電流（ｉ）は遮断され
ることなく流れ続け、電源模擬キャパシタ（１）とキャ
パシタ（５）との間で放電を繰り返しながら、第２図の
破線で示すように減衰振動する。

従って、供試遮断器（６）に印加される電圧（Ｖ）も破
線で示すように減衰振動する。これらの減衰振動は、時
定数回路（Ｔ１）の抵抗（４）の効果により、電流（ｉ
）が零点に、電圧（Ｖ）が回復電圧（Ｖｒ、）に、それ
ぞれ収束すると止まる。

このときの回復電圧（Ｖｒ）は、 Ｖｒ＝Ｖｃ−Ｃ＋／（Ｃ＋＋Ｃｓ） となり、Ｃ５は零ではないのでＶ　ｒ　＜　Ｖ　ｃとな
る。

従って、従来は電源模擬キャパシタ（１）の最初の充電
電圧（Ｖｃ）に対して１００％の回復電圧（Ｖｒ）を維
持することは不可能なため、初期充電電圧（Ｖｃ）を高
くして所望の回復電圧（Ｖｒ）を得ていた。一般に、Ｖ
　ｒ　／　Ｖ　ｃの比は９０％以上あれば良く、又、Ｖ
　ｐ　／　Ｖ　ｃの比は１．４倍程度である。

こうして得られたピーク電圧（Ｖ　ｐ）及び回復電圧（
Ｖｒ）によって、前述の大きな電流（Ｉ）と共に、大き
なピーク電圧（Ｖ　ｐ）及び回復電圧（Ｖ　ｒ）に対す
る供試遮断器（６）の合成試験が行われていた。

［発明が解決しようとする問題点］ 上記のような従来の遮断器用合成試験回路では、ピーク
電圧（Ｖ　ｐ）から回復電圧（Ｖｒ）への電圧の立ち下
がりを防ぐことができないので、大きな回復電圧（Ｖｒ
）を得るためには初期充電電圧（Ｖｃ）を大きくする必
要が生じ、供試遮断器（６）の定格電圧が高くなるにつ
れて、電源模擬キャパシタ（１）及びキャパシタ（５）
の必要とする容量値Ｃ１、Ｃ５も増加する。従って、合
成試験回路設備の定格上、合成試験を行う遮断器の対象
にも自ずから限界が生じるという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、ピーク電圧から回復電圧への立ち下がりを防ぎ、
ピーク電圧とほぼ同程度の回復電圧を維持することによ
り、電源模擬キャパシタの初期充電電圧に対して１００
％以上の回復電圧が得られ、定格電圧の高い供試遮断器
に対しても初期充電電圧をそれほど高く磨る必要のない
遮断器用合成試験回路を得ることを目的とする。

［問題点を解決するための手段］ この発明に係る遮断器用合成試験回路は、供試遮断器の
両端間に接続され且つ予め初期充電電圧に充電された電
源模擬キャパシタ、電源リアクトル模擬インダクタンス
及び投入制御手段からなる直列回路と、この直列回路の
両端間に接続された時定数回路と、電流源回路からの電
流の零点直前を検出して前記投入制御手段にトリガを与
えるトリガ手段と、電源模擬キャパシタからの電流の零
点直前を検出して前記投入制御手段を所定の時点で開放
するための開放制御手段とを備えたものである。

［作用］ この発明においては、供試遮断器が開極されてアーク放
電による電流が流れているうちに、トリガ手段により投
入制御手段をオンさせる０次に、電流源回路からの電流
が遮断され、且つ投入制御手段を介した電源模擬キャパ
シタからの電流が零となって、供試遮断器に流れる電流
が遮断された後に、電源模擬キャパシタの電流が再び零
点に達したとき、即ち供試遮断器の両端の電圧がピーク
電圧となったとき、開放制御手段が投入制御手段をオフ
させることによって、それ以後の放電即ちピーク電圧か
らの立ち下がりを防ぎ、回復電圧を十分大きい値に維持
する。

［実施例］ 第１図はこの発明の一実施例を一部ブロックで示した回
路図であり、符号（１）〜（９）、（８ａ）　、（９ａ
）、（Ｔ１）、（Ｉ）、（ｉ）及び（Ｖ）で示したもの
は上記従来回路と全く同一のものである。　（１０）は
トリガギャップ（３）に直列接続され、このトリガギャ
ップ（３）と共に投入制御手段を構成するサイリスタ回
路であり、例えば、トリガ電圧（９ａ）がゲートに印加
され、直列接続された複数個の双方向３端子サイリスタ
（１０ａ）と、各双方向３端子サイリスタ（１０ａ）に
並列接続され、各双方向３端子サイリスタ（１０ａ）に
印加される電圧を平均化するためのＲＣ回路とからなっ
ている。

（１１）は抵抗、（１２）は抵抗（１１）に直列接続さ
れたキャパシタであり、これらは供試遮断器（６）の両
端に印加される電圧（Ｖ）の波形の立ち下がりを決定す
る第２の時定数回路（Ｔ２）を構成している。

第２の時定数回路（Ｔ２）は、第１の時定数回路（Ｔ１
）と並列接続され、第１の時定数回路（Ｔ１）と共に、
電源模擬キャパシタ（１）、電源リアクトル模擬インダ
クタンス（２）及び投入制御手段（３）、（１０）から
なる直列回路の両端間に接続された時定数回路を構成し
ている。

（１３）は電源模擬キャパシタ（１）からの電流（ｉ）
を検出する変流器、（１４）は変流器（１３）からの電
流信号により電流（ｉ）の零点直前を検出する零点検出
器であり、零点検出器（１４）は、変流器（１３）と共
にサイリスタ回路（１０）のオフ即ち開放時点を決定す
る開放制御手段を構成している。

以下、第１図及び第２図を参照しながら、この発明の詳
細な説明する。供試遮断器（６）が開極されてアーク放
電を開始し、時間（ａ）において、零点検出器（９）が
電流（Ｉ）の零点到達直前を検出すると、トリガ電圧（
９ａ）は、トリガギャップ（３）と、サイリスタ回路（
１０）内の各双方向３端子サイリスタ（１０ａ）のゲー
トとに印加される。そして、投入制御手段がオン、即ち
トリガギャップ（３）が放電状態、及びサイリスタ回路
（１０）が導通状態になると、供試遮断器〈６）には電
流（１）及び（ｉ）が流れる。次に、時間（ｂ）におい
て、電流（Ｉ）が零になると、補助遮断器（７）が開放
して電流（Ｉ）が遮断され、供試遮断器（６）に流れる
電流は（ｉ）のみとなる。

続いて時間（ｃ）において、電流（ｉ）が零点に達し、
供試遮断器（６）に流れる電流が遮断される動作までは
従来と同様である。この時間（ｅ）においては、電流（
ｉ）が零点に到達する直前を検出した零点検出器（１４
）が、検出信号（１４ａ）を双方向３端子サイリスタ（
１０ａ）のゲートに出力するので、サイリスク回路（１
０）はオン即ち導通状態を維持している。

従って、時間（Ｃ）以後、電流（ｉ）は第１及び第２の
時定数回路（Ｔ１）、（Ｔ２）の両方に流れる。このと
き、供試遮断器（６）の両端に印加される電圧（Ｖ）波
形の立ち上がり特性は、第１の時定数回路（Ｔ１）即ち
抵抗（４）及びキャパシタ（５）の値Ｒ４、Ｃ５によっ
て決定される。なぜなら、後述するように、第２の時定
数回路（Ｔ２）の定数が第１の時定数回路（Ｔ１）より
非常に大きいからである。従って、時間（ｃ）〜（ｄ）
にかけて電圧（Ｖ）は従来と同様のピーク電圧（Ｖ　ｐ
）に達する。

ところで、電流（ｉ）は時間（ｄ）において再び零にな
るが、このときは、図示しないシーケンサにより変流器
（１３）が短絡即ち動作していないので、零点検出器（
１４）は検出信号（１４ａ）を双方向３端子サイリスタ
（１０ａ）のゲートに出力しない。従って、時間（ｄ）
以後は、サイリスタ回路（１０）がオフ即ち不導通とな
り、電源模擬キャパシタ（１）と時定数回路との間の放
電電流に）が第２図の実線のように遮断されるので、電
圧（Ｖ）は第２図の実線で示すように、時間（ｄ）以後
もピーク電圧（Ｖ　ｐ）に維持される、理論的には、第
２の時定数回路（Ｔ２）の抵抗（１１）の抵抗値Ｒ＋　
＋を無限大、又番よキャノ＜シタ（１２）の容量値Ｃ１
□を零にすれば、電圧（Ｖ）の立ち下がりは起こらず、
Ｖ　ｐ　＝　Ｖ　ｒとなる一般に、供試遮断器（６）に
印加される電圧（Ｖ）がピーク電圧（Ｖ　ｐ）を維持す
ると、供試遮断器（６）は規格に対して必要以上に高い
電圧にさらされることになるので、第２の時定数回路（
Ｔ２）の定数を適宜決定することにより、立ち下がり後
の回復電圧（Ｖｒ）を適切な値に設定する。その選択値
は以下の通りである。

第１、第２時定数回路（Ｔ１）、（Ｔ２）のそれぞれの
抵抗（４）、（１１）の抵抗値Ｒ４、Ｒ１１及びキャパ
シタ（５）、（１２）の容量値Ｃ５、Ｃ１□に関しては
、電圧（Ｖ）がピーク電圧（Ｖ　ｐ）に達する（ｅ）〜
（ｄ）の時間が数１００μ秒なので、時定数Ｒ４Ｃｓは
数１００μ秒である。一方、時定数Ｒ，，Ｃ，□は数ｍ
秒〜２０彌秒となるように選択されているので、時間（
ｄ）において、キャパシタ（１２）はほとんど充電され
ていない。従って、回復電圧（Ｖ「）は、 （Ｒ＜　＋　Ｒ＋　＋　）・Ｃ５・Ｃ，□／（ｃ、＋Ｃ
＋□）の時定数により、 Ｖｒ−Ｖｐ−Ｃｓ／　（Ｃ、＋　Ｃ１２）に漸近する電
圧波形となる。上式から明らかなように、キャパシタ（
１ｚ）の容量値Ｃ３２が零ならば、回復電圧（Ｖｒ）は
ピーク電圧（Ｖ　ｐ）と等しくなる。

又、ＣＩ２が零でなくとも、Ｒ目が無限大であれば、時
定数は無限大となり、漸近できずにＶ　ｒ　＝　Ｖ　ｐ
となる。

ピーク電圧（Ｖｐ）と回復電圧（Ｖｒ）との比の、実際
に良く用いられる一例として、 Ｖ　ｐ／　Ｖ　ｒ＝　１．４　　（即ち振幅率が１．４
）を選択する場合には、 ＣＩ　２　／　Ｃｓ　＝　０．４ とすれば良い、こうして、キャパシタ（１２）の容量値
Ｃ１□を適宜選択することにより、第２図に実線で示し
た電圧（Ｖ）の特性が得られ、回復電圧（Ｖｒ）を初期
充電電圧（Ｖｃ）の１００％以上に設定することが可能
となる。

尚、上記第１図の実施例では、双方向３端子サイリスタ
（１０ａ）を用いてサイリスタ回路（１０）を構成した
が、第３図のように、逆阻止３端子サイリスタ（ｉｏｂ
）を用いてサイリスタ回路（１０）を構成しても、同様
の作用効果が得られることは明らかである。又、サイリ
スタ（１０）内の各サイリスタ（１０ａ）又は（１０ｂ
）の耐電圧が十分高い場合には、トリガギャップ（３）
と並列に接続されたスイッチ（図示せず）を閉じること
により、トリガギャップ（３）を短絡するか、又はトリ
ガギャップ〈３）を省略しても、回路動作上なんら問題
は生じない。

［発明の効果］ この発明は以上説明したとおり、時定数回路と並列に接
続された供試遮断器に電圧を印加するための投入制御手
段を設け、更に、この投入制御手段をオフ即ぢトリガす
るためのトリガ手段及び所定の時点でオフ即ち開放する
ための開放制御手段を設けたので、供試遮断器両端の電
圧がピーク電圧に達した時点で投入制御手段をオフする
ことにより、供試遮断器両端に印加される回復電圧を、
電源模擬キャパシタの初期充電電圧以上に設定できる。

従って、定格電圧の高い供試遮断器に対しても、初期充
電電圧をそれほど高くする必要が無く、電源模擬キャパ
シタ及び時定数回路内のキャパシタの必要とする容量値
も増加させることの無い遮断器用合成試験回路を提供で
きるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による遮断器用合成試験回
路を一部ブロックで示す回路図、第２図は電流（ｉ）、
（Ｉ）及び電圧（Ｖ）の波形を示すタイミングチャート
図、第３図は第１図中のサイリスタ回路の他の例を示す
回路図、第４図は従来の遮断器用合成試験回路を一部ブ
ロックで示ず回路図である。 （１）・・・電源模擬キャパシタ （２）・・・電源リアクトル模擬インダクタンス（３）
・・・トリガギャップ （６）・・・供試遮断器 （７）・・・補助遮断器 （８）・・・変流器 （９）・・・零点検出器 （１０）・・・サイリスタ回路 （１０ａ）・・・双方向３端子サイリスタ（１０ｂ）・
・・逆阻止３端子サイリスタ（１３）・・・変流器 （１４）・・・零点検出器 （Ｔ１）・・・第１の時定数回路 （Ｔ２）・・・第２の時定数回路 （Ｉ）・・・電流源回路からの電流 （ｉ）・・・電源模擬キャパシタからの電流（Ｖ）・・
・供試遮断器両端に印加される電圧（Ｖｃ）・・・初期
充電電圧 （Ｖ　ｐ）・・・ピーク電圧 （Ｖｒ）・・・回復電圧 尚、図中同一符号は、同−又は相当部分を示す。 ３　　：　　トリｆイヤツア １０　；　ブイリス９ρ目各 １００　：　ヌ又カイｈ３鳩″＋フイリスタ沌４図

Claims (7)

【特許請求の範囲】
1. （１）電流源回路へ補助遮断器を介して接続された供試
   遮断器の合成試験を行う遮断器用合成試験回路において
   、前記供試遮断器の両端間に接続され且つ予め初期充電
   電圧に充電された電源模擬キャパシタ、電源リアクトル
   模擬インダクタンス及び投入制御手段からなる直列回路
   と、この直列回路の両端間に接続された時定数回路と、
   前記電流源回路からの電流の零点直前を検出して前記投
   入制御手段にトリガを与えるトリガ手段と、前記電源模
   擬キャパシタからの電流の零点直前を検出して前記投入
   制御手段を所定の時点で開放するための開放制御手段と
   を備えたことを特徴とする遮断器用合成試験回路。
2. （２）投入制御手段がサイリスタ回路からなる特許請求
   の範囲第１項記載の遮断器用合成試験回路。
3. （３）投入制御手段が、互いに直列接続されたトリガギ
   ャップ及びサイリスタ回路からなる特許請求の範囲第１
   項記載の遮断器用合成試験回路。
4. （４）投入制御手段が、トリガギャップと並列に接続さ
   れたスイッチを含む特許請求の範囲第３項記載の遮断器
   用合成試験回路。
5. （５）サイリスタ回路が、双方向３端子サイリスタを含
   む特許請求の範囲第２項乃至第４項のいずれかに記載の
   遮断器用合成試験回路。
6. （６）サイリスタ回路が、逆並列接続された逆阻止３端
   子サイリスタを含む特許請求の範囲第２項乃至第４項の
   いずれかに記載の遮断器用合成試験回路。
7. （７）時定数回路が、電源模擬キャパシタによる電圧波
   形の立ち上がりを決定する第１の時定数回路と、この第
   １の時定数回路と並列に接続され前記電圧波形の立ち下
   がりを決定する第２の時定数回路からなる特許請求の範
   囲第１項乃至第６項のいずれかに記載の遮断器用合成試
   験回路。