JPS61292012A - 容量式変換装置 - Google Patents
容量式変換装置Info
- Publication number
- JPS61292012A JPS61292012A JP13374485A JP13374485A JPS61292012A JP S61292012 A JPS61292012 A JP S61292012A JP 13374485 A JP13374485 A JP 13374485A JP 13374485 A JP13374485 A JP 13374485A JP S61292012 A JPS61292012 A JP S61292012A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- voltage
- sensor
- excitation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、変位などの物理量を静電容量を介して電気信
号に変換する容量式変換器に係り、特に変換部内の要素
の浮遊容量の影響を除去し耐環境性を改良した容量式変
換器に関する。
号に変換する容量式変換器に係り、特に変換部内の要素
の浮遊容量の影響を除去し耐環境性を改良した容量式変
換器に関する。
〈従来技術〉
変位などを静電容量の変化として検出する容量式変換器
には各種のものが提案されている。これ等のうち、本発
明の改良のベースとなる従来の容量式変換器を第4図に
示し、とれについて説明する。
には各種のものが提案されている。これ等のうち、本発
明の改良のベースとなる従来の容量式変換器を第4図に
示し、とれについて説明する。
CI、C2は変位などによりその容量値を差動的に変え
るセンサ容量である。センサ容量C1とC2の各一端は
接続され、更にバッフアゲ−)GlO入カ端に接続され
ている。バッファゲートG1の出力端はインバータG2
および双方向定電流回路CCを介してパワファゲートG
1の入力端に負帰還接続されている。
るセンサ容量である。センサ容量C1とC2の各一端は
接続され、更にバッフアゲ−)GlO入カ端に接続され
ている。バッファゲートG1の出力端はインバータG2
および双方向定電流回路CCを介してパワファゲートG
1の入力端に負帰還接続されている。
インバータG2の出力端はカウンタCTの入力端CIV
C接続され、そのnビ、トの出力端Qnはナントゲート
G3の入力の一端に接続されている。ナントゲートG3
の入力の他端はインバータG2の出力端と接続されてい
る。ナントゲートG3の出力端はセンサ容量C1の他端
に接続されている。
C接続され、そのnビ、トの出力端Qnはナントゲート
G3の入力の一端に接続されている。ナントゲートG3
の入力の他端はインバータG2の出力端と接続されてい
る。ナントゲートG3の出力端はセンサ容量C1の他端
に接続されている。
一方、カウンタCTの反転出力端QnはナントゲートG
4の入力の一端に接続され、その他端はインバータG2
の出力端と接続されている。ナンドゲー)G4の出力端
はセンサ容量C2の他端に接続されている。
4の入力の一端に接続され、その他端はインバータG2
の出力端と接続されている。ナンドゲー)G4の出力端
はセンサ容量C2の他端に接続されている。
また、カウンタCTの出力端Qnはデユティ・アナログ
変換器DAの入力端と接続され、その出力端に可変電圧
■を得る。
変換器DAの入力端と接続され、その出力端に可変電圧
■を得る。
なお、インバータ02の出力端とバッファゲートG1の
入力端との間には、センサ容量C□、c2Vc含まれる
固定容量を除去するためのコンデンサC3が接続されて
いる。
入力端との間には、センサ容量C□、c2Vc含まれる
固定容量を除去するためのコンデンサC3が接続されて
いる。
バッファゲートG1、インバータG2、ナンドゲー)G
3.G4、カウンタCTおよびデユティ・アナログ変換
器DAは、すべて正電源十Eと負電源−Eで付勢されて
いる。なお、バッファゲートG1およびインバータG2
は例えば第5図に示す如< c−Mosで構成されてい
る。
3.G4、カウンタCTおよびデユティ・アナログ変換
器DAは、すべて正電源十Eと負電源−Eで付勢されて
いる。なお、バッファゲートG1およびインバータG2
は例えば第5図に示す如< c−Mosで構成されてい
る。
以上の如く構成された容量式変換装置の動作につき、第
6図に示す波形図を用いて説明する。
6図に示す波形図を用いて説明する。
カウンタCTの出力端Qnがハイレベル1H1になる(
第6図(ロ))とナントゲートG3とセンサ容量C1を
介してバッファゲートG1の入力端にインバータG2の
出力レベル例えば−Eが正帰還される。この結果、第6
図(イ)に示す様にバッファゲートG1の入力端の電圧
がelだけその閾値vTHよシ大きく々るが、この場合
には定値定電流回路CCより一定電流値Iで放電を開始
するので直線的にバッフアゲ)G1の入力端の電位が低
下する。閾値VTHに達するとパ、ファゲー)G1の出
力が反転し、ナンドゲー)G3とセンサ容量C1を介し
て今度はインバータG2の出力レベル+Eがバッファゲ
ートG1の入力端に正帰還“されその電位が閾値VTH
よりei (=−el)だけ小さくなる(第6図(イ)
)が、この場合にも双方向定電流回路CCにより一定電
流値iで逆方向に放電を開始するので直線的にバッフア
ゲ−)Glの入力端の電位が上昇する。閾値VT)(に
達するとパ、ファゲー)G1の出力が反転し、最初の状
態に戻る。以上の動作を繰抄返すごとにカウンタCTの
カウント値は増加し、所定ビット数nを計数するとカウ
ンタCTの出力端Qnのレベルが反転しτ。
第6図(ロ))とナントゲートG3とセンサ容量C1を
介してバッファゲートG1の入力端にインバータG2の
出力レベル例えば−Eが正帰還される。この結果、第6
図(イ)に示す様にバッファゲートG1の入力端の電圧
がelだけその閾値vTHよシ大きく々るが、この場合
には定値定電流回路CCより一定電流値Iで放電を開始
するので直線的にバッフアゲ)G1の入力端の電位が低
下する。閾値VTHに達するとパ、ファゲー)G1の出
力が反転し、ナンドゲー)G3とセンサ容量C1を介し
て今度はインバータG2の出力レベル+Eがバッファゲ
ートG1の入力端に正帰還“されその電位が閾値VTH
よりei (=−el)だけ小さくなる(第6図(イ)
)が、この場合にも双方向定電流回路CCにより一定電
流値iで逆方向に放電を開始するので直線的にバッフア
ゲ−)Glの入力端の電位が上昇する。閾値VT)(に
達するとパ、ファゲー)G1の出力が反転し、最初の状
態に戻る。以上の動作を繰抄返すごとにカウンタCTの
カウント値は増加し、所定ビット数nを計数するとカウ
ンタCTの出力端Qnのレベルが反転しτ。
がIHWレベルになり、今度はセンサC1側と同じよう
にしてセンサC2側での発振が継続される。この場合の
パ、7アゲー)G1の入力端での電位変動はC2(=−
el)となる。
にしてセンサC2側での発振が継続される。この場合の
パ、7アゲー)G1の入力端での電位変動はC2(=−
el)となる。
以上の動作においてセンサ容量c1、コンデンサC3で
の電位変動は2Eであるので、電荷の変動量を考慮する
と次式が成立する。
の電位変動は2Eであるので、電荷の変動量を考慮する
と次式が成立する。
センサ容量C2側も同様の計算をして、となる。双方7
流回路CCでの放電によるセンサC1側およびC2側で
の放電時間t1(= tl ) 、 t2(=tニ)
は、一定電流値Iでの放電であることを考慮して、次式
の様に友る。
流回路CCでの放電によるセンサC1側およびC2側で
の放電時間t1(= tl ) 、 t2(=tニ)
は、一定電流値Iでの放電であることを考慮して、次式
の様に友る。
tl = (cl + C2+ C3) C1/i
(3)t2 = (C1+ C2+ C3)
C2/i (4)一方、可変電圧■は
カウンタCTの出力の高レベル期間T1と低レベル期間
T2を考慮した平均電圧として与えられ、るが、高レベ
ル期間T1と低レベル期間T2が放電時間t1 t2
のてい倍値であるので、結局次式が成立する。
(3)t2 = (C1+ C2+ C3)
C2/i (4)一方、可変電圧■は
カウンタCTの出力の高レベル期間T1と低レベル期間
T2を考慮した平均電圧として与えられ、るが、高レベ
ル期間T1と低レベル期間T2が放電時間t1 t2
のてい倍値であるので、結局次式が成立する。
(1)〜(4)式を用いて
となる。ところで、センサ容量C1,C2には変位等に
より変化する容量成分CI、C2と変化しない容量成分
C1とがあ#)、これ等の合成値はC1−Cl + C
,。
より変化する容量成分CI、C2と変化しない容量成分
C1とがあ#)、これ等の合成値はC1−Cl + C
,。
C2= C二+ Cpとして与えられるので、これ等を
(6)式に代入すると。
(6)式に代入すると。
として可変電圧Vが得られる。従って、コンデンサC3
をC3に等しくとることにより、可変電圧Vはセンサ容
量の和分の差の形で得られる。
をC3に等しくとることにより、可変電圧Vはセンサ容
量の和分の差の形で得られる。
〈発明が解決しようとする問題点〉
しかしながら、この様な容量式変換装置では双方向定電
流回路CCの両端に浮遊容量が存在するので、コンデン
サC3と同様の効果を持つ。従って、この浮遊容量が周
囲温度などにより変化するとコンデンサC3とC9とが
うまく相殺しないことがある。
流回路CCの両端に浮遊容量が存在するので、コンデン
サC3と同様の効果を持つ。従って、この浮遊容量が周
囲温度などにより変化するとコンデンサC3とC9とが
うまく相殺しないことがある。
〈問題点を解決するための手段〉
この発明は5以上の問題点を解決するため、物理量に応
じて変化する第1および第2センサ容量と、第1および
第2センサ容量の各一端と接続され所定の閾値を越えた
電圧の変化に応答して出力レベルを変えるゲート手段と
このゲート手段の入力端へその出力端から反転電流を供
給する負帰還手段とゲート手段の入力端へその出力端か
ら同相電圧を正帰還するための第1固定容量とを有する
発振回路と、この発振回路の出力の変化周期を計数する
カウント手段と、このカウント手段の出力レベルに応動
して出力電圧を変更する電圧可変手段と、カウント手段
の第1出力レベルを有する第1期間に発振回路の出力レ
ベルに応じて第1センサ容量を介して第1励振電圧をゲ
ート手段の入力端に負帰還する第1励振ゲートと、カウ
ント手段の第2出力レベルを有する第2期間に発振回路
の出力レベルに応じて第2センサ容量を介して第2励振
電圧をゲート手段の入力端に負帰還する第2励振ゲート
と、発振回路の出力レベルに応じて第2固定容量を介し
て第3励振電圧をゲート手段の入力端に帰還する第3励
振ゲートとを具備し、第1、第2.第3励振ゲートは電
圧可変手段の電圧を第1.第2.第3励振電圧の1つと
して出力し、第1期間と第2期間が等しくなるように制
御する構成としたものである。
じて変化する第1および第2センサ容量と、第1および
第2センサ容量の各一端と接続され所定の閾値を越えた
電圧の変化に応答して出力レベルを変えるゲート手段と
このゲート手段の入力端へその出力端から反転電流を供
給する負帰還手段とゲート手段の入力端へその出力端か
ら同相電圧を正帰還するための第1固定容量とを有する
発振回路と、この発振回路の出力の変化周期を計数する
カウント手段と、このカウント手段の出力レベルに応動
して出力電圧を変更する電圧可変手段と、カウント手段
の第1出力レベルを有する第1期間に発振回路の出力レ
ベルに応じて第1センサ容量を介して第1励振電圧をゲ
ート手段の入力端に負帰還する第1励振ゲートと、カウ
ント手段の第2出力レベルを有する第2期間に発振回路
の出力レベルに応じて第2センサ容量を介して第2励振
電圧をゲート手段の入力端に負帰還する第2励振ゲート
と、発振回路の出力レベルに応じて第2固定容量を介し
て第3励振電圧をゲート手段の入力端に帰還する第3励
振ゲートとを具備し、第1、第2.第3励振ゲートは電
圧可変手段の電圧を第1.第2.第3励振電圧の1つと
して出力し、第1期間と第2期間が等しくなるように制
御する構成としたものである。
〈実施例〉
以下5本発明の実施例について図面に基づき説明する。
第1図は本発明の一実施例を示す回路図である。々お、
従来技術と同一の機能を有する部分には同一の符号を付
して適宜説明を省略する。
従来技術と同一の機能を有する部分には同一の符号を付
して適宜説明を省略する。
バッフアゲ−)Glの入出力端には第1固定容量として
コンデンサC4が接続され正帰還がなされている。一方
、バッファゲートG1の出力端に接続されたインバータ
G2の出力端とバッファゲートG1の入力端との間には
双方向定電流回路CCが接続され負帰還がなされている
。これ等のバッフアゲ−)Gl、インバータG2. コ
ンデンサC4および双方向定電流回路CCにより非安定
発振回路を構成する。
コンデンサC4が接続され正帰還がなされている。一方
、バッファゲートG1の出力端に接続されたインバータ
G2の出力端とバッファゲートG1の入力端との間には
双方向定電流回路CCが接続され負帰還がなされている
。これ等のバッフアゲ−)Gl、インバータG2. コ
ンデンサC4および双方向定電流回路CCにより非安定
発振回路を構成する。
また、G3は第1励振ゲートとして機能するナントゲー
ト、G4は第2励振ゲートとして機能するナントゲート
であり、ナントゲートG3の負電源端とナントゲートG
4の正電源端は共に可変電圧Vで付勢されている。ナン
ドゲー)G3と04の入力の一端はカウンタCTの出力
端Qnと反転出力端Qnにそれぞれ接続され、それ等の
他端はいずれもバッファゲートG1の出力端と接続され
ている。
ト、G4は第2励振ゲートとして機能するナントゲート
であり、ナントゲートG3の負電源端とナントゲートG
4の正電源端は共に可変電圧Vで付勢されている。ナン
ドゲー)G3と04の入力の一端はカウンタCTの出力
端Qnと反転出力端Qnにそれぞれ接続され、それ等の
他端はいずれもバッファゲートG1の出力端と接続され
ている。
C3は第2固定容量としてセンサ容量C1,C2の容量
成分C3を除去するためのコンデンサであり、その一端
はバッフアゲ−)G1の入力端に接続され、他端は第3
励振ゲートとして機能するナンドゲー)G5の出力端に
接続されている。
成分C3を除去するためのコンデンサであり、その一端
はバッフアゲ−)G1の入力端に接続され、他端は第3
励振ゲートとして機能するナンドゲー)G5の出力端に
接続されている。
ナンドゲー)G5はその入力の一端がインバータG2の
出力端と接続され、入力の他端はカウンタCTの反転出
力端一と接続されてお沙、その正電源端には可変電圧■
が、負電源端はゼロ電圧がそれぞれ印加されている。
出力端と接続され、入力の他端はカウンタCTの反転出
力端一と接続されてお沙、その正電源端には可変電圧■
が、負電源端はゼロ電圧がそれぞれ印加されている。
なお、双方向定電流回路CCの両端には浮遊容量C3が
存在しているものとしである。
存在しているものとしである。
次に、以上の如く構成された第1図に示す実施例の動作
について説明する。
について説明する。
カウンタCTの出力端QnのレベルがWHルベルの期間
TIAでは、ナントゲートG3とセンサ容量CIを介し
てパ、7アゲー)Glの入力端へ負帰還がかかる。カウ
ンタ:′Tの出力端QnがlLルベルの期間T2Aでは
、互。は1Hルベルであり、ナンドゲー)G4とセンサ
容量C2を介してのバッファゲートG1の入力端への負
帰還とナントゲートG5とコンデンサC3を介しての正
帰還がかかる。この場合に、C1<(C2−C3)の関
係にあれば、センサ容量C工側に切替えられたときのバ
ッファゲートG1の入力端の電圧変化eIAとセンサ容
量C2側に切替えられたときのパワファゲートG1の入
力端の電圧変化e2Aとの関係は、elA > ”2A
となり、期間TIAとT2Aとの関係はTIA>72人
となる。従って、この場合は第6図に示す動作波形に対
応する波形となる。
TIAでは、ナントゲートG3とセンサ容量CIを介し
てパ、7アゲー)Glの入力端へ負帰還がかかる。カウ
ンタ:′Tの出力端QnがlLルベルの期間T2Aでは
、互。は1Hルベルであり、ナンドゲー)G4とセンサ
容量C2を介してのバッファゲートG1の入力端への負
帰還とナントゲートG5とコンデンサC3を介しての正
帰還がかかる。この場合に、C1<(C2−C3)の関
係にあれば、センサ容量C工側に切替えられたときのバ
ッファゲートG1の入力端の電圧変化eIAとセンサ容
量C2側に切替えられたときのパワファゲートG1の入
力端の電圧変化e2Aとの関係は、elA > ”2A
となり、期間TIAとT2Aとの関係はTIA>72人
となる。従って、この場合は第6図に示す動作波形に対
応する波形となる。
以上の動作においてセンサ容量C工での電位変動は(E
−V)、センサ容量C2での電位変動は(E+V)、コ
ンデンサC3では(V−O)、コンデンサC4では2B
。
−V)、センサ容量C2での電位変動は(E+V)、コ
ンデンサC3では(V−O)、コンデンサC4では2B
。
浮遊容量C8では一2Eのそれぞれの電位変動があるの
で、これ等の電位変動による電荷の変動を考慮すると次
式が得られる。
で、これ等の電位変動による電荷の変動を考慮すると次
式が得られる。
また、センサ容量C1に対応する放電期間tlA’セン
サ容量C2に対応する放電期間t2Aは、第6図の場合
と同様罠して、 tI人= (C1+C2+ C3+ C4+ C5)e
l 71 Q[1t2A=(C1+C2+C3+
C4+C5)e2A//i α力となる。
サ容量C2に対応する放電期間t2Aは、第6図の場合
と同様罠して、 tI人= (C1+C2+ C3+ C4+ C5)e
l 71 Q[1t2A=(C1+C2+C3+
C4+C5)e2A//i α力となる。
TIA > T2Aの場合は、第1図においてデユティ
・−アナログ変換器DAの出力でおる可変電圧■は減少
状態にちり、従って(8)式におけるelAの減少をも
たらす。この様にしてTIA =T2A (tlA ”
’ t2A、 )になると顛αカ式よりelA ””
e2Aになるので、(8)。
・−アナログ変換器DAの出力でおる可変電圧■は減少
状態にちり、従って(8)式におけるelAの減少をも
たらす。この様にしてTIA =T2A (tlA ”
’ t2A、 )になると顛αカ式よりelA ””
e2Aになるので、(8)。
(9)式から
2B(C4+ Cs) −(E−V)CI=2E(C4
+05)−(V+B)C2+(V−0)C362となる
。ここでCI=CI+雫C2= C4+ C−関係を用
い、更にC3= 20. K選定するとを得る。
+05)−(V+B)C2+(V−0)C362となる
。ここでCI=CI+雫C2= C4+ C−関係を用
い、更にC3= 20. K選定するとを得る。
この式はセンサ容量C1,C2の容量成分C,にも、双
方向定電流回路CCの両端の浮遊容量C,にも影響を受
けかいことを示している。しかも容量成分C9はC3=
2C,と選定することで消去され、浮遊容量C5とけ
独立に消去されるので、従来の如き問題点は解消してい
る。
方向定電流回路CCの両端の浮遊容量C,にも影響を受
けかいことを示している。しかも容量成分C9はC3=
2C,と選定することで消去され、浮遊容量C5とけ
独立に消去されるので、従来の如き問題点は解消してい
る。
第2図は、第1図に示す実施例の第3励振ゲートとして
機能するナントゲートG5の入力端の一方をバッファゲ
ートG1の出力端に、他方をカウンタCTの出力Qnに
接続したナンドゲー)G6として構成した変形実施例を
示している。
機能するナントゲートG5の入力端の一方をバッファゲ
ートG1の出力端に、他方をカウンタCTの出力Qnに
接続したナンドゲー)G6として構成した変形実施例を
示している。
との場合のセンサ容量C1側に切替えられたときのバッ
ファゲートG1の入力端の電圧変化elBとセンサ容量
C2側に切替えられたときのバッフアゲ−)G1の入力
端の電圧変化e2Bとは、式(8)、 (9)を導出し
たときと同様にして次式で示される。
ファゲートG1の入力端の電圧変化elBとセンサ容量
C2側に切替えられたときのバッフアゲ−)G1の入力
端の電圧変化e2Bとは、式(8)、 (9)を導出し
たときと同様にして次式で示される。
この場合も、第1図におけると同様な千頴により03式
と同じ結果に至る。
と同じ結果に至る。
力お、第1図に示す構成に第2図に示す構成を付加し、
第2固定容量C3を2個にしてナントゲートG6の出力
をその一方に印加し、各第2固定容量の容量値を容量成
分C6と等しく選定しても0j式と同じ結果が得られる
。
第2固定容量C3を2個にしてナントゲートG6の出力
をその一方に印加し、各第2固定容量の容量値を容量成
分C6と等しく選定しても0j式と同じ結果が得られる
。
第1.第2.第3励振ゲートを構成するナントゲートG
3 、 G4 、05などは、例えば第3図に示すよう
に、任意の付勢電圧+1.−Eで付勢される論理ゲート
G7.GBの出力で操作されるアナログスイッチSW1
、 、SW2を用いて1例えば十E、V&どの所要電
圧をセンサ容量C1,C2やコンデンサC3へ励振電圧
としてスイッチングして出力しても良い。
3 、 G4 、05などは、例えば第3図に示すよう
に、任意の付勢電圧+1.−Eで付勢される論理ゲート
G7.GBの出力で操作されるアナログスイッチSW1
、 、SW2を用いて1例えば十E、V&どの所要電
圧をセンサ容量C1,C2やコンデンサC3へ励振電圧
としてスイッチングして出力しても良い。
また、第1.第2.第3励振ゲートを構成するナンドゲ
ー)G3. G4.05の出力の極性を全て反転室せる
とき2例えばナントゲートをアンドゲートに変えるとき
にはセンサ容量ClC2,コンデンサC3を介して起る
帰還モードが逆転するが、この場合でも01式に到達す
る。ただし、この場合は1例えば電位変化CIAなどが
大きな値となり、バッフアゲ−)01へ過大入カカS印
加されるおそれは生じる。
ー)G3. G4.05の出力の極性を全て反転室せる
とき2例えばナントゲートをアンドゲートに変えるとき
にはセンサ容量ClC2,コンデンサC3を介して起る
帰還モードが逆転するが、この場合でも01式に到達す
る。ただし、この場合は1例えば電位変化CIAなどが
大きな値となり、バッフアゲ−)01へ過大入カカS印
加されるおそれは生じる。
〈発明の効果〉
以上、実施例と共に具体的に説明した様に本発明によれ
ば、センナ容量中に含まれる変位に応動しない容量成分
と、非安定発振回路を構成する負帰還手段に含まれる浮
遊容量とを分離して互に独立して消去する構成としたの
で、環境などの影響によシ浮遊容量が変動しても変位に
応動しない容量成分を確実に消去でき、真の変化成分に
基く電気信号を得ることができる。
ば、センナ容量中に含まれる変位に応動しない容量成分
と、非安定発振回路を構成する負帰還手段に含まれる浮
遊容量とを分離して互に独立して消去する構成としたの
で、環境などの影響によシ浮遊容量が変動しても変位に
応動しない容量成分を確実に消去でき、真の変化成分に
基く電気信号を得ることができる。
第1図は本発明の一実施例を示す回路図、第2図は第1
図における第3励振ゲートの接続構成を変えた部分構成
図、第3図は第1図における各励振ゲートの変形例を示
す回路構成図、第4図は従来の容量式変換器の構成を示
す回路図、第5図は第4図におけるゲートの具体的構成
を示す部分構成図、第6図は第4図における各部の動作
波形を示す波形図でおる。 C1,C2・・・センサ容量、 G1・・・バッファゲ
ート、G2・・・インバータ、 G3.’G4. G6
・・・ナントゲート、CB・・・浮遊容量、CT・・・
カウンタ、DA・・・デ瓢ティ・アナログ変換器、CC
・・・双方向定電流回路。
図における第3励振ゲートの接続構成を変えた部分構成
図、第3図は第1図における各励振ゲートの変形例を示
す回路構成図、第4図は従来の容量式変換器の構成を示
す回路図、第5図は第4図におけるゲートの具体的構成
を示す部分構成図、第6図は第4図における各部の動作
波形を示す波形図でおる。 C1,C2・・・センサ容量、 G1・・・バッファゲ
ート、G2・・・インバータ、 G3.’G4. G6
・・・ナントゲート、CB・・・浮遊容量、CT・・・
カウンタ、DA・・・デ瓢ティ・アナログ変換器、CC
・・・双方向定電流回路。
Claims (1)
- 物理量に応じて変化する第1および第2センサ容量と、
前記第1および第2センサ容量の各一端と接続され所定
の閾値を越えた電圧の変化に応答して出力レベルを変え
るゲート手段とこのゲート手段の入力端へその出力端か
ら反転電流を供給する負帰還手段と前記ゲート手段の入
力端へその出力端から同相電圧を正帰還するための第1
固定容量とを有する発振回路と、との発振回路の出力の
変化周期を計数するカウント手段と、このカウント手段
の出力レベルに応動して出力電圧を変更する電圧可変手
段と、前記カウント手段の第1出力レベルを有する第1
期間に前記発振回路の出力レベルに応じて前記第1セン
サ容量を介して第1励振電圧を前記ゲート手段の入力端
に負帰還する第1励振ゲートと、前記カウント手段の第
2出力レベルを有する第2期間に前記発振回路の出力レ
ベルに応じて前記第2センサ容量を介して第2励振電圧
を前記ゲート手段の入力端に負帰還する第2励振ゲート
と、前記発振回路の出力レベルに応じて第2固定容量を
介して第3励振電圧を前記ゲート手段の入力端に帰還す
る第3励振ゲートとを具備し、前記第1、第2、第3励
振ゲートは前記電圧可変手段の電圧を前記第1、第2、
第3励振電圧の1つとして出力し、前記第1期間と前記
第2期間が等しくなるように制御することを特徴とする
容量式変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374485A JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13374485A JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292012A true JPS61292012A (ja) | 1986-12-22 |
| JPH0431329B2 JPH0431329B2 (ja) | 1992-05-26 |
Family
ID=15111909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13374485A Granted JPS61292012A (ja) | 1985-06-19 | 1985-06-19 | 容量式変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292012A (ja) |
-
1985
- 1985-06-19 JP JP13374485A patent/JPS61292012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431329B2 (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3419784A (en) | Magnitude-to-frequency converters | |
| JPS6159569B2 (ja) | ||
| JPS61292012A (ja) | 容量式変換装置 | |
| JPH02146815A (ja) | 半導体集積回路の入力回路 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPS63224664A (ja) | 昇圧回路 | |
| JPH0226415A (ja) | カウンタ回路 | |
| JPH0448280B2 (ja) | ||
| JPS62229483A (ja) | 乗除演算装置 | |
| JP2570199B2 (ja) | スイッチト・キャパシタ回路 | |
| SU1172008A1 (ru) | Последовательный счетчик | |
| JPH069305Y2 (ja) | 変位変換装置 | |
| JPH0511790B2 (ja) | ||
| JPH0431332B2 (ja) | ||
| JPH0412813B2 (ja) | ||
| JPH0431328B2 (ja) | ||
| JPS59208428A (ja) | ロ−ドセル | |
| JPS62277517A (ja) | 変位変換装置 | |
| JPS62171305A (ja) | オフセツト補償回路 | |
| GB911634A (en) | Frequency detectors | |
| JPS60246117A (ja) | ダイナミツク回路 | |
| JPS59115622A (ja) | 分周器 | |
| JPH095190A (ja) | 容量検出装置 | |
| JPH03172783A (ja) | データ出力回路 |