JPS61290423A - 液晶表示素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶表示素子、特にアクティブマトリクス型
の液晶表示素子およびその製造方法に関するものである
。

〔従来の技術〕

薄膜トランジスタをマトリクス配列したアクティブ基板
と液晶とを組み合わせたアクティブマトリクス型の表示
素子は高解像度の表示装置を実現し得るという大きい特
徴をもっている。

〔発明が解決しようとする問題点〕

しかし、液晶表示素子としての製造過程において、アク
ティブマトリクスを構成する薄膜トランジスタが破壊す
るという問題があった。これは、製造過程、特にラビン
グの過程において、静電誘導や摩擦静電気などによシ高
電圧が発生し、これが薄膜トランジスタの絶縁耐力を越
えるために生じる。

従来、アクティブマトリクスの全ゲート駆動線の組とソ
ース駆動線の組とを短絡してこの破壊を防止することが
試みられているが、この方法では表示電極部に誘起する
高電圧を防ぐことはできず、効果がなかった。

この発明は、かかる問題点を解決するためになされたも
ので、製造過程で生じる薄膜トランジスタの破壊を防止
するとともに、液晶表示素子を歩留りよく製造できる液
晶表示素子およびその製造方法を得ることを目的とする
。

〔問題点を解決するための手段〕

この発明に係る液晶表示素子の製造方法は、複数のゲー
ト駆動線と複数のソース駆動線をそれぞれ共通の共通ゲ
ート線と共通のソース線に接続する工程と、この共通ゲ
ート線と共通ソース線間に光電池を接続する工程と、ゲ
ート駆動線とソース駆動線間に接続した薄膜トランジス
タをオンさせる工程を付加したものである。

この発明の別の発明に係る液晶表示素子は、マトリクス
側の基板上の複数本のゲート駆動線を共通に接続する共
通ゲート線と、基板上の複数本のソース駆動線を共通に
接続する共通ソース線と、この共通ゲート線と共通ソー
ス線間に接続されソース駆動線とゲート駆動線間に接続
したマトリクス状の薄膜トランジスタをオンさせる光電
池を設けたものである。

〔作　用〕

この発明においては、複数本のゲート駆動線を基板上に
形成するとともに複数本のソース駆動線を形成し、各ゲ
ート駆動線を共通ゲート線に接続し、各ソース駆動線を
共通ソース線に接続し、共通ソース線と共通ゲート線間
に光電池を接続して薄膜トランジスタをオンさせる。

また、この発明の別の発明においては、共通ゲート線と
共通ソース線との間に接続した光電池で薄膜トランジス
タをオンさせ、薄膜トランジスタの帯電を回避する。

〔実施例〕

以下、この発明の液晶表示素子およびその製造方法の実
施例について図面に基づき説明する。図はその一実施例
を示す回路図である。

図中の１はゲート駆動線でアシ、複数本アクティブマト
リクス側の基板５上に形成されている。

同様にして、この基板５上には複数本のソース駆動！２
が形成されている。ゲート駆動線１とソース駆動ｆｉ！
２はそれぞれ又差している。

この各ソース駆動線１とゲート駆動＠２間には、ＦＥＴ
による薄膜トランジスタ３のゲート３１゜ソース３２が
それぞれ接続され、薄膜トランジスタ３がマトリクス状
に配設されている。この薄膜トランジスタ３のドレイン
３３は表示電極４に接続されている。かくして、基板５
上に上記各要素が接続されている。

さらに、各ゲート駆動線１は共通ゲート遺１１に共通に
接続され、各ソース駆動線２は共通ソース線２１に共通
に接続されている。共通ゲート線１１、共通ソース線２
１も基板５上に形成されている。

この共通ゲート線１１と共通ソース線２１間に光電池６
が接続されている。この光電池６も基板５上に形成され
ており、その極性と直列の段数（電圧）は各薄膜トラン
ジスタ３がオンとなるように選ばれている。また、８は
切シ離し部位である。

このように構成したアクティブマトリクス側の基板を、
薄膜トランジスタ３を形成した以後の製造過程において
、適切な照明光の下で作業すると、光電池６の発生する
電圧により各薄膜トランジスタ３がオン状態となるので
、ゲート駆動線１．ソース駆動線２１表示電極４は相互
に低い抵抗で短絡された状態となるので、薄膜トランジ
スタ３を形成した後のラビング工程を含む液晶表示素子
への製造過程において、誘導静電気などによるゲート・
ソース間、ゲート・ドレイン間に高電圧の発生を防止で
き、その結果薄膜トランジスタ３の破壊が防止できる。

共通ゲート線１１．共通ソース線２１および光電池６は
、表示素子としては不要のものであるから、製造過程の
終シの適切な段階で切シ離し部位８でこれを切り離せば
よい。

〔発明の効果〕

この発明は以上説明したとおり、薄膜トランジスタ形成
後にゲート・ソース間に光電池を接続して薄膜トランジ
スタをオンさせて誘導などによる薄膜トランジスタの帯
電を防止するようにしたので、製造過程中に薄膜トラン
ジスタが破壊するのが防止でき、アクティブマトリクス
型の液晶表示素子を歩留りよく製造できる。したがって
、素子のコストダウンが可能になるという実際上の大き
い効果が得られる。

特に、アモルファスシリコン薄膜によるアクティブマト
リクス基板においては、薄膜トランジスタと光電池とを
ほぼ同一のプロセスで形成できるが、これは余分な製造
過程を必要としないので犬きい利点となる。

【図面の簡単な説明】

図はこの発明の液晶表示素子およびその製造方法の一実
施例を示す回路図である。 １・・・ゲート駆動線、２・・・ソース駆動線、３−・
・薄膜トランジスタ、４・・・表示電極、５・・・基板
、６・−・光電池、８・・・切や離し部位、１１・・・
共通ゲート線、２１・・・共通ソース線。

Claims (2)

【特許請求の範囲】
1. （１）アクティブマトリクス側の基板上に形成された複
   数本のゲート駆動線と、上記基板上に形成され上記各ゲ
   ート駆動線と交差する複数本のソース駆動線と、ドレイ
   ンに表示電極を接続しかつ上記ゲート駆動線にゲートを
   接続するとともにソース駆動線にソースが接続されマト
   リクス状に配設された薄膜トランジスタと、製造過程の
   途中で切り離せる部位において上記各ゲート駆動線に共
   通に接続された共通ゲート線と、上記部位において上記
   各ソース駆動線に共通に接続された共通ソース線と、上
   記共通ゲート線と共通ソース線間に接続され上記薄膜ト
   ランジスタをオンにする光電池とよりなる液晶表示素子
   。
2. （２）アクティブマトリクス側の基板上に複数本のゲー
   ト駆動線を形成する工程と、上記基板上に上記各ゲート
   駆動線と交差するように複数本のソース駆動線を形成す
   る工程と、各薄膜トランジスタのドレインに表示電極を
   接続し上記ゲート駆動線とソース駆動線のそれぞれにゲ
   ート・ソースを接続する工程と、上記各ゲート駆動線を
   共通ゲート線に接続するとともにソース駆動線に共通ソ
   ース線を接続する工程と、この共通ゲート線と共通ソー
   ス線間に光電池を接続して製造工程中に薄膜トランジス
   タをオンさせる工程とよりなる液晶表示素子の製造方法
   。