JPS61286894A - Display unit - Google Patents

Display unit

Info

Publication number
JPS61286894A
JPS61286894A JP13062085A JP13062085A JPS61286894A JP S61286894 A JPS61286894 A JP S61286894A JP 13062085 A JP13062085 A JP 13062085A JP 13062085 A JP13062085 A JP 13062085A JP S61286894 A JPS61286894 A JP S61286894A
Authority
JP
Japan
Prior art keywords
data
character
address
display
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13062085A
Other languages
Japanese (ja)
Inventor
新舎 洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP13062085A priority Critical patent/JPS61286894A/en
Publication of JPS61286894A publication Critical patent/JPS61286894A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 技術分野 本発明は表示装置に関し、さらに詳しくは文字や記号な
どが縦あるいは横にスクロールして表示される表示装置
に関する。
TECHNICAL FIELD The present invention relates to a display device, and more particularly to a display device in which characters, symbols, etc. are scrolled vertically or horizontally.

背景技術 文字や記号を表示およびスクロールさせて情報を伝達す
る表示装置として、第5A図に示されるような縦型の表
示装置あるいは第5B図に示されるような横型の表示装
置が用いられている1通常第5A図の縦型の表示装置は
、表示内容CAが矢符aで示される方向1$5A図下方
より上方)にスクロールし、第5B図の横型のものは表
示内容CBが矢符すで示される方向(第5B図右方より
左方)にスクロールする。
Background Art A vertical display device as shown in FIG. 5A or a horizontal display device as shown in FIG. 5B is used as a display device that displays and scrolls characters and symbols to convey information. 1 Normally, in the vertical type display device shown in Fig. 5A, the display content CA scrolls in the direction indicated by the arrow a. Scroll in the direction already shown (from the right to the left in Figure 5B).

第6図は典型的な先行技術の表示装置21の構成を示す
ブロック図である。主制御@22から表示すべき文字や
記号などのキャラクタの7ドレスが、ライン!22を介
して出力される。ライン!22は、さらにラインJ!2
2m、 722bに分岐する。キャラクタを横型で表示
する場合には、そのデータはライン、/ 22 gを介
して横型キャラクタジェネレータ23mに、また縦型で
表示する場合にはライン722bを介して、縦型キャラ
クタジェネレータ23bに入力される。キャラクタジェ
ネレータ23a*23bの出力は、それぞれライン72
3m、!23bを介して切換回路24に個別的に入力さ
れ、切換回路24は切換スイッチ27によって縦型表示
か横型表示かを選択して切換え、縦または横のデータを
ライン!24を介して、データメモリ25に出力する。
FIG. 6 is a block diagram showing the configuration of a typical prior art display device 21. As shown in FIG. The 7 dresses of characters such as letters and symbols that should be displayed from the main control @22 are on line! 22. line! 22 is also line J! 2
2m, branching off to 722b. When the character is to be displayed horizontally, the data is input to the horizontal character generator 23m via the line /22g, and when the character is to be displayed vertically, the data is input to the vertical character generator 23b via the line 722b. Ru. The outputs of the character generators 23a*23b are respectively connected to lines 72.
3m! 23b to the switching circuit 24, and the switching circuit 24 selects and switches between vertical display and horizontal display using the changeover switch 27, and displays the vertical or horizontal data on the line! The data is output to the data memory 25 via 24.

データメモリ25は、キャラクタジェネレータ23a*
たはキャラクタジェネレータ23bから送られでくる上
記キャラクタのデータを順次的にストアし、ラインJ!
25を介して表示手段26に出力し、表示手段26はこ
れによって駆動されて縦または横の表示を行なうもので
ある。
The data memory 25 includes a character generator 23a*
or the data of the above characters sent from the character generator 23b are stored sequentially, and line J!
The signal is output to the display means 26 via the signal line 25, and the display means 26 is driven thereby to perform vertical or horizontal display.

このような先行技術では、キャラクタの表示形式によっ
て、観および横の2種類のキャラクタジェネレータを備
えなければならず、しかも動作中いずれか一方は遊休し
ており、不経済であった。
In such prior art, it is necessary to provide two types of character generators, one for the front and the other for the side, depending on the display format of the character, and one of them is idle during operation, which is uneconomical.

目    的 本発明の目的は、上述の技術的課題を解決し、1種類の
キャラクタジェネレータから出力される1種類のデータ
から、綴本たは横両方の表示データを作成し、表示手段
によって縦または横いずれの表示も行なうことのできる
表示装置を提供することである。
Purpose An object of the present invention is to solve the above-mentioned technical problems, to create bound or horizontal display data from one type of data output from one type of character generator, and to create vertical or horizontal display data using a display means. It is an object of the present invention to provide a display device capable of displaying both horizontally and horizontally.

実施例 第1図〜第3図は本発明の一実施例の動作原理を示し、
第1図は縦型画面Cを示し、第2図は横型画面Bを示す
図であり、第3図は画面領域Aを示す図である。第1図
〜第3図を参照して動作原理を説明する0文字rPJを
表示する場合を例にとって説明する。第3図文字rPJ
の画面領域Aには予めアドレス(本実施例ではたとえば
2000番地〜2007番地)が設定されており、各ア
ドレスは本実施例においてはD7〜DOの8ピツ)(1
バイト)で構成されている。第1表は第1図に対応し、
文字部分を「1−」、空白部分を「0」で表したもので
ある。
Embodiment FIGS. 1 to 3 show the operating principle of an embodiment of the present invention,
1 shows a vertical screen C, FIG. 2 shows a horizontal screen B, and FIG. 3 shows a screen area A. The principle of operation will be explained with reference to FIGS. 1 to 3, taking as an example a case where a zero character rPJ is displayed. Figure 3 Character rPJ
Addresses (for example, addresses 2000 to 2007 in this embodiment) are set in advance in the screen area A of , and each address is 8 pins (D7 to DO) (1
bytes). Table 1 corresponds to Figure 1,
Character parts are represented by "1-" and blank parts are represented by "0".

(以下余白) 第  1  表 このようにして1個の文字rPJが、ドツトマトリクス
(本実施例では8X8=64ドツト)で構成される。こ
うして符号化された文字rPJをtIS2図に示す横型
画面Bに表示する場合には、まず2000番地のデータ
 (D7〜DOの8ビツト、以下同じ)を横型画面Bの
右11hl  のエリアに書く。
(Margin below) Table 1 In this way, one character rPJ is composed of a dot matrix (8×8=64 dots in this embodiment). When displaying the character rPJ encoded in this way on the horizontal screen B shown in FIG. tIS2, first write the data at address 2000 (8 bits from D7 to DO, the same applies hereinafter) to the right 11hl area of the horizontal screen B.

そして次のタイミングで前記2000番地のデータをh
2  のエリアに移し、2001番地のデータをhl 
 のエリアに書く、また次のタイミングで2000番地
のデータはh3 のエリアに、2001番地のデータは
h2 のエリアに移し、2002番地のデータなl+ 
1  のエリアに書く、以下、順次続けてゆくことによ
り、横−型画面Bには、文字rPJが画面右端から現れ
、矢符a1  で示される方向(第1図右方から左方)
へ流れてゆくように見える。
Then, at the next timing, the data at address 2000 is
2 and move the data of address 2001 to hl
At the next timing, data at address 2000 is moved to area h3, data at address 2001 is moved to area h2, and data at address 2002 is written to area l+.
By writing in the area 1 and continuing sequentially, the character rPJ appears from the right edge of the screen on the horizontal screen B, and moves in the direction indicated by the arrow a1 (from the right to the left in Figure 1).
It looks like it's flowing towards.

また文字rPJを第1図に示す縦型画面Cに表示する場
合には、最初にD7の行のデータ (8ビツト、以下同
じ)を縦型画面Cの下端v1のエリアに書く、そして次
のタイミングでD7の行のデータをv2のエリアに移し
、D6の行のデータをvlのエリアに書く、また次のタ
イミングでD7のデータはv3のエリアへ、D6の行の
データはv2のエリアへ移し、D5の行のデータをvl
  のエリアに書く、以下順次続けてゆくことにより、
縦型画面Cには、文字rPJが画面下端から現れ、矢符
b1で示される方向(第1図下方から上方)へ流れてゆ
(ように見える。
In addition, when displaying the character rPJ on the vertical screen C shown in Figure 1, first write the data on the line D7 (8 bits, the same applies hereafter) in the area v1 at the bottom of the vertical screen C, and then At the timing, move the data in the D7 row to the v2 area, write the D6 row data to the vl area, and at the next timing, the D7 data goes to the v3 area, and the D6 row data goes to the v2 area. and move the data of row D5 to vl
By writing in the area below and continuing in the following order,
On the vertical screen C, the letters rPJ appear from the bottom edge of the screen and appear to flow in the direction indicated by the arrow b1 (from the bottom to the top in FIG. 1).

第4図は本発明の一実施例の構成を示すプロッり図であ
る。本実施例による表示装置1は、表示すべきキャラク
タの7ドレスを出力し、全体を制御するための集積回路
などによって実現される処理回路を含む主制御部2、上
記アドレスに対応したデータを出力するキャラクタジェ
ネレータ3、外部からの「縦」または「横」の指令によ
って上記キャラクタジェネレータのデータを切換えて出
力する切換回路4、切換回路4からの横型のデータを受
取り縦型のデータに変える変換回路5、前記切換回路4
からのデータと前記変換回路5からのデータとのwll
相和とって出力するデート回路6、デート回路6の出力
データをストアし、前記主制御部2からの信号によって
出力するデータメモリ7、その出力データを表示するた
めの上記データメモリ7の各ストアセルに個別的に対応
したたとえば発光グイオード(L E D )あるいは
白熱灯などの表示セルが行列状に多数配置されて構成さ
れでいる表示手段8お上り上記各部を接続するフインノ
1〜78によって構成されている。
FIG. 4 is a plot diagram showing the configuration of an embodiment of the present invention. A display device 1 according to the present embodiment outputs seven addresses of characters to be displayed, and a main control unit 2 including a processing circuit realized by an integrated circuit for controlling the whole, outputs data corresponding to the above addresses. a character generator 3 that outputs data from the character generator by switching it according to a "vertical" or "horizontal" command from the outside; a conversion circuit that receives horizontal data from the switching circuit 4 and converts it into vertical data; 5. The switching circuit 4
data from the conversion circuit 5 and the data from the conversion circuit 5.
A date circuit 6 that calculates the sum and outputs it, a data memory 7 that stores the output data of the date circuit 6 and outputs it in response to a signal from the main control section 2, and each store in the data memory 7 that displays the output data. The display means 8 is composed of a large number of display cells such as light emitting diode (LED) or incandescent lamp arranged individually corresponding to the cells.The display means 8 is constituted by fins 1 to 78 which connect the above-mentioned parts. has been done.

第5図は本発明の一実施例の回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration of an embodiment of the present invention.

第5図は第4図の具体的構成を示し、対応する部分には
同一の参照符を付す、以下#5図を参照しつつ、前述の
文字rPJを表示する場合を想定してその動作を説明す
る。
FIG. 5 shows the specific configuration of FIG. 4, and corresponding parts are given the same reference numerals. Referring to FIG. explain.

切換回路4内に設けられた切換スイッチ4cによって、
縦型表示か横型表示かが選択され切換えられる。
By the changeover switch 4c provided in the changeover circuit 4,
Either vertical display or horizontal display is selected and switched.

本実施例では、前記切換回路スイッチ4cがたとえば開
状態のとき横型表示であり、閉状態のとき縦型表示であ
る。切換スイッチ4cが開状態すなわち横型表示の場合
は、データセレクタ4aの出力のうち一方の出力ライン
15は導通し、他方の出力ライン74は遮断される。ラ
イン!4を構成する全ビット(本実施例では8ビツト、
)の内容を「0」とする、また切換スイッチ4efff
f状態すなわち縦型表示の場合は、上記とは逆にデータ
セレクタ4aの一方の出力ライン!5は遮断され、フィ
ンJ!5を構成する全ビット (本実施例では8ビ  
1ツト)の内容を[0]とし、他方の出力フィン!4は
導通状態となる。このようにして切換スイッチ4cによ
って、表示態様の切換えが行なわれる。
In this embodiment, when the changeover circuit switch 4c is in the open state, the display is horizontal, and when the switch 4c is in the closed state, the display is vertical. When the changeover switch 4c is in the open state, that is, in horizontal display, one output line 15 of the outputs of the data selector 4a is conductive, and the other output line 74 is cut off. line! All bits constituting 4 (in this example, 8 bits,
) to "0", and selector switch 4efff
In the f state, that is, in the case of vertical display, one output line of the data selector 4a, contrary to the above! 5 is cut off and Finn J! All bits constituting 5 (8 bits in this example)
1) is set to [0], and the other output fin! 4 is in a conductive state. In this manner, the display mode is switched by the changeover switch 4c.

最初に横型表示の場合について説明する。主制御部2を
構成する処理回路2&からは、一定のタイミングパルス
(クロックパルス)によって、表示すべき文字rPJの
データのアドレスがライン71を介して、キャラクタジ
ェネレータ3に順次的に導出される。キャラクタジェネ
レータ3は文字「P」のアドレス毎のデータ(本実施例
ではD7〜DOの各8ビツト )を、上記タイミングに
従い、順次的にライン13を介して変換回路4内のデー
タセレクタ4aの各ビット入力端子に出力する。一方、
前記処理回路2aからはラインJ!2aを介して「i!
」切換信号が、ラインノ2bを介してrmJ切換信号が
、切換器4bにそれぞれ与えられ、切換スイッチ4cの
態様によりこの場合は「!R」信号がラインJ!2cを
介しでデータメモリ7に導出されている。
First, the case of horizontal display will be explained. From the processing circuit 2& constituting the main control section 2, the address of the data of the character rPJ to be displayed is sequentially derived to the character generator 3 via a line 71 using a constant timing pulse (clock pulse). The character generator 3 sequentially sends the data for each address of the character "P" (8 bits each from D7 to DO in this embodiment) to each of the data selectors 4a in the conversion circuit 4 via the line 13 according to the above timing. Output to bit input terminal. on the other hand,
From the processing circuit 2a is the line J! 2a via “i!
” switching signal and the rmJ switching signal are applied to the switch 4b via the line 2b, and depending on the configuration of the changeover switch 4c, in this case, the ``!R'' signal is applied to the line J! 2c to the data memory 7.

最初の時刻T1で、処理回路2aからの文字「P」の最
初の7ドレス2000番地を指示する指令がキャラクタ
ジェネレータ3に出力され、キャラクタジェネレータ3
は上記2000番地のピッ) D ?−DOの7’−タ
(0,OtO*0.o*0*O*0*)をライン13を
介して、切換回路4内のデータセレクタ4aの各ビット
入力端子に入力する。データセレクタ4aは横型表示の
場合は、上記データをライン!5を介しで、デート回路
6を構成する個々のORデー)6a〜6hの各一方の入
力端子に導出する。デート回路6の各他方の入力端子は
、変換回路5を構成するシフトレジスタ5a〜5hの各
出力端子に接続されでおり、横型表示の場合にはこれら
シフトレジスタ51〜5hの各出力レベルはいずれもO
である。したがってデート回路6の各ORデー) 6a
−6hから1!、前記2000番地D?−DOのデータ
(0,0,0,−,0)がう(ン17を介してデータメ
モリ7内の第1メモリ7aにストアされる0本実施例で
は、データメモリ7は8ビツト(1バイト)のデータが
ストアされるN個(Nは表示手段8を構成する表示セル
の最終の行または列の数)のレジスタ で構成されてい
る。
At the first time T1, a command instructing the first 7 addresses 2000 of the character "P" from the processing circuit 2a is output to the character generator 3, and the character generator 3
is the number 2000 above)D? The 7'-data (0, OtO*0.o*0*O*0*) of -DO is input to each bit input terminal of the data selector 4a in the switching circuit 4 via the line 13. In the case of horizontal display, the data selector 4a selects the above data as a line! 5 to one input terminal of each of the OR data (6a to 6h) constituting the date circuit 6. The other input terminal of the date circuit 6 is connected to each output terminal of the shift registers 5a to 5h constituting the conversion circuit 5, and in the case of horizontal display, the output level of each of these shift registers 51 to 5h is Also O
It is. Therefore, each OR data of date circuit 6) 6a
-1 from 6h! , said 2000 address D? - The data (0, 0, 0, -, 0) of the DO is stored in the first memory 7a in the data memory 7 via the link 17. In this embodiment, the data memory 7 stores 8 bits (1 It is composed of N registers (N is the number of the last row or column of display cells constituting the display means 8) in which data (bytes) are stored.

次の時刻T2では、処理回路2aから2001番地が指
令され、キャラクタ゛ジェネレータ3は2001番地D
番地DOのデータ(0,1,1,・・・、1)を出力し
、これらのデータは前記2001番地のデータと同様に
、デート回路6を介(、でデータメモリ7に出力される
。このときデータメモリ7の第1メモリ7&にストアさ
れでいた2000番地のデータは、タイミングT2で#
12レジスタ7bにシフトされ、#!1シフトレノスタ
フaには前記2001番地のデータがストアされる。
At the next time T2, address 2001 is commanded from processing circuit 2a, and character generator 3 receives address 2001 D.
The data (0, 1, 1, . . . , 1) at the address DO is output, and these data are output to the data memory 7 via the date circuit 6 (, similarly to the data at the address 2001). At this time, the data at address 2000, which had not been stored in the first memory 7 & of the data memory 7, is # at timing T2.
12 and shifted to register 7b, #! The data at address 2001 is stored in the 1st shift renosta a.

さらに次の時刻T3では、キャラクタジェネレータから
は2002番地のデータが出力さ株、データメモリ7内
では2000番地のデータが第2メモリ7bから第3メ
モリ7Cにシフトされ、2001番地の、データは第1
メモリ7aから第2メモリ7bにシフ)され、第1ノモ
リ7−には前記2002番地のデータがストアされる。
Furthermore, at the next time T3, the data at address 2002 is output from the character generator, the data at address 2000 in the data memory 7 is shifted from the second memory 7b to the third memory 7C, and the data at address 2001 is shifted from the second memory 7b to the third memory 7C. 1
The data is shifted from the memory 7a to the second memory 7b, and the data at address 2002 is stored in the first memory 7-.

このようにしてデー、タノモリ7を構成するメ毫す7a
〜71内には、逐次的に文字rPJに関する各番地ごと
のデータがシフトされつつストアされてゆく、第2表は
時刻T8の期間終了後のデータメモリ7にストアされた
文字rPJの横型表示に関するデータを示す。
In this way, data 7a constitutes Tano Mori 7.
71, the data for each address related to the character rPJ is sequentially shifted and stored.Table 2 relates to the horizontal display of the character rPJ stored in the data memory 7 after the end of the period at time T8. Show data.

データメモリ7を構成する第1メモリ7&、 第2衰メ
モリ7b、・・・、第Nメモリ7Nと、表示手段8を構
成する各行(または列)とは、相互に対応しでおり、前
記データメモリに入ドアされたデータは、切換器4bか
らライン!26を介してデータメモリ7に与えられる「
横」信号のタイミングパルスにより、ライン18を介し
て表示手段8に導出され、表示手段8内の対応する表示
セルを駆動す   する、これによって8ビツト(1バ
イト)ずつのデータが、表示手段8の画面上を右端から
左端へ順次スクロールしつつ表示される。
The first memory 7&, the second decay memory 7b, . The data entered into the memory is transferred from the switch 4b to the line! 26 to the data memory 7.
The timing pulses of the ``horizontal'' signal are led to the display means 8 via line 18 and drive the corresponding display cells in the display means 8, whereby eight bits (one byte) of data are transmitted to the display means 8. is displayed while scrolling sequentially from the right edge to the left edge on the screen.

次に縦型表示の番地について説明する、最初の時刻T1
で処理回路2aから文字rPJの最初のアドレス200
0番地の指令がキャラクタジエネレー23に出力され、
キャラクタジェネレータ3は上記2000番地D?−D
oのデータ(0,0,0*・・・、0)をライン73を
介して、幼換回路4内のデータセレクタ4aの各ビット
入力端子に入力する。
Next, the address in the vertical display will be explained, the first time T1
The first address 200 of the character rPJ is sent from the processing circuit 2a.
The command for address 0 is output to the character generator 23,
Is character generator 3 located at address 2000 D above? -D
The data (0, 0, 0* . . . , 0) of o is inputted to each bit input terminal of the data selector 4a in the conversion circuit 4 via the line 73.

データセレクタ4mは、上記データをライン!4を介し
て、変換回路5を構成するシフトレジスタの第1シフト
レジスタ5aの各ビット入力端子に導出し、第1シフト
レジスタ5aにストアされる。
Data selector 4m displays the above data on the line! 4 to each bit input terminal of the first shift register 5a of the shift registers constituting the conversion circuit 5, and stored in the first shift register 5a.

次の時刻T2では、第1シフトレノスタ5aにストアさ
れた上記2000番地D7〜DOのデータ(0,0,0
、・・・、0)が、第2ン7トレジスタ5bにシフトさ
れ、キャラクタジェネレータ3はアドレス2001番地
D?−Doのデータ(0,1,i。
At the next time T2, the data (0,0,0
, ..., 0) are shifted to the second register 5b, and the character generator 3 selects the address 2001 D? -Do data (0, 1, i.

1、・・・、1)をライン14を介して第1シフトレノ
スタ5aの各ビット入力端子に導出し、第1シフトレノ
スタ5aにストアする。さらに次の時刻T3では、20
00番地D番地DOのデータは第3シフトレノスタ5C
に、2001番地のデータは第2シフトレジスタ5bに
それぞれストアされ、第1シフトレノスタ5aには20
02番地D番地DOのデータがストアされろ、以下順次
番地データのストアと次段のシフトレジスタへのシフ)
が行なわれ、時刻T8の期間終了後に文字rPJに関す
る全データが変換回路5を構成するシフトレジスタ5&
−5hにストアされる。
1, . Furthermore, at the next time T3, 20
The data of address 00 D address DO is 3rd shift reno star 5C
, the data at address 2001 is stored in the second shift register 5b, and the data at address 2001 is stored in the first shift register 5a.
The data at address 02 D and DO is stored, and the following address data is sequentially stored and shifted to the next stage shift register)
is carried out, and after the end of the period T8, all the data related to the character rPJ are transferred to the shift register 5& which constitutes the conversion circuit 5.
-5h is stored.

さらに次の時刻T9では、第1〜第8シフトレジスタ5
a〜5h内の上記ス)7内容がそれぞれ1ビツトずつシ
フトし、シフトレジスタ5a〜51の各最上位ビットD
7のデータが、ライン、/ 6 a〜、/6hを介して
、デート回路6を構成するORI’−) 6 a〜6h
の各一方の入力端子に個別的に導出される。上記ORデ
ー−トロa〜6hの他方の各入力端子は、いずれも「0
」であるから、上記シフトレジスタ5a〜5hの各上位
ビットのデータはデート回路6を構成するORデー)6
a〜6hの各出力端子からライン、/7m−、/7hを
介して、データメモ−り7に導出され、時刻T9で立上
るタイミングパルスの立下りでデータメモリ7の第1メ
モ、す7aにストアされる。
Furthermore, at the next time T9, the first to eighth shift registers 5
The contents of step)7 in a to 5h are each shifted by 1 bit, and each of the most significant bits D of shift registers 5a to 51 are shifted by 1 bit.
7 data constitutes the date circuit 6 via the lines /6a~, /6h ORI'-)6a~6h
are individually derived to one input terminal of each. The other input terminals of the OR data controllers a to 6h are all "0".
” Therefore, the data of each high-order bit of the shift registers 5a to 5h is the OR data constituting the date circuit 6) 6
The output terminals a to 6h are output to the data memory 7 via lines /7m- and /7h, and the first memory 7a of the data memory 7 is output at the falling edge of the timing pulse that rises at time T9. Stored in

次の時刻TIOでは、各シフトレジスタの上記ストア内
容がそれぞれ1ビツトシフ)し、その最上位ビットであ
るD6のデータがORデー)6a〜6h1ライン77a
−ノアhを介してデータ/モリ7に導出される。同時に
データメモリ7では、前回時刻T9においてストアした
D7のデータを、第2メモリ7bにシフトし、時刻T9
に関する前記立下りで上記データが第2メモリ7b、第
1メモリ7aにそれぞれ個別的にストアされる。以下、
順次シフト−ストアーシフトの順次動作がタイミングと
ともに進行し、データメモリ7に順次的にストアされて
ゆく、第3表はこのようにして時刻716の期間終了後
に文字rPJの縦型表示に関する全部のデータがデータ
メモリ7にストアされた状態を示す。
At the next time TIO, the above store contents of each shift register are shifted by 1 bit), and the data of D6, which is the most significant bit, is OR data)6a to 6h1 line 77a
- Derived to Data/Mory 7 via Noah h. At the same time, in the data memory 7, the data of D7 stored at the previous time T9 is shifted to the second memory 7b, and at the time T9.
At the falling edge of the signal, the data is individually stored in the second memory 7b and the first memory 7a, respectively. below,
Sequential Shift-Store The sequential operation of the store shift proceeds with timing and is stored sequentially in the data memory 7. Table 3 thus shows that after the end of the time period 716, all the data regarding the vertical display of the character rPJ shows a state in which the data is stored in the data memory 7.

(以下余白) #5 3  表 このようにしてデータメモリ7にストアされた文字rP
Jのデータは、ライン!8を介して表示手段8に逐次的
に出力され、これによって8ビツト(1バイト)ずつの
データが順次、表示手段8の画面上を下端から上端へ順
次スクロールし、これによって文字rPJが下端から上
端へスクロールしつつ表示される。
(Left below) #5 3 Table Character rP stored in data memory 7 in this way
J's data is on the line! 8 to the display means 8, and thereby the data of 8 bits (1 byte) are sequentially scrolled from the bottom edge to the top edge on the screen of the display means 8, whereby the characters rPJ are sequentially output from the bottom edge to the top edge. Displayed while scrolling to the top.

本実施例では表示するキャラクタを文字「P」1文字と
したけれども、1文字に限らず連続した文  1字(文
章あるいは図形)などをスクロール表示可能なことは勿
論である。*た本実施例ではキャラクタ(たとえば文字
「P」)の構成要素を8X8=64ドツトのマトリクス
としたけれども行列のビット数を増やしたとえば16X
16=〜256ドツト、あるいはそれ以上のドツトマト
リクスによる構成としてもよい。
In this embodiment, the character to be displayed is a single character "P", but it is of course possible to scroll display not only one character but also a continuous sentence (text or figure). *In this embodiment, the constituent elements of a character (for example, the letter "P") are made into a matrix of 8 x 8 = 64 dots, but if the number of bits in the matrix is increased, for example, 16
The configuration may be a dot matrix of 16= to 256 dots or more.

第61図および第6b図は切換スイッチの操作ツマミの
正面図である。目盛板9には90度隔てて「縦」・「横
」の目盛を付し、矢印を標示した操作ツマミ10aある
いは矢型の操作ツマミ10bの位置により表示態様が縦
型か横型かを、容易に確認することができる。
FIG. 61 and FIG. 6b are front views of the operation knob of the changeover switch. The scale plate 9 has "vertical" and "horizontal" scales separated by 90 degrees, and it is easy to determine whether the display mode is vertical or horizontal depending on the position of the arrow-marked operation knob 10a or the arrow-shaped operation knob 10b. can be confirmed.

効  果 以上のように本発明によれば、1個のキャラクタジェネ
レータを用いてその出力データから表示すべきキャラク
タの縦型および横型表示の表示データを作成し、表示手
段によって縦・横いずれの表示も行なわせることができ
る。
Effects As described above, according to the present invention, one character generator is used to create display data for vertical and horizontal display of a character to be displayed from its output data, and the display means can be used to display vertically and horizontally. You can also do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の縦型画面Cを示す上図、第
2図は横型画面Bを示す図、第3図は画面領域Aを示す
開動作原理を示す図、第4図はブロック図、第5図は回
路構成を示す図、第6A図および第6B図は切換スイッ
チの正面図、第7A図およV第7B図は表示手段の外観
図、第8図は先行技術のブロック図である。 1.21・−・表示装置、2.22・・・主制御部、3
゜23a、23b・・・キャラクタジェネレータ、4,
24・・・切換回路、5・・・変換回路、6・・・デー
ト回路、7゜25・・・データメモリ、8,26・・・
表示手段、10a。 10b・・・4作ツマミ 代理人  弁理士 画数 圭一部 第1図 第2図       第3図 jI6AE         jI6BB第7A因 第7B図 ]石− 第8図
FIG. 1 is an upper diagram showing a vertical screen C according to an embodiment of the present invention, FIG. 2 is a diagram showing a horizontal screen B, FIG. 3 is a diagram showing the opening operation principle showing the screen area A, and FIG. is a block diagram, FIG. 5 is a diagram showing the circuit configuration, FIGS. 6A and 6B are front views of the changeover switch, FIGS. 7A and V and 7B are external views of the display means, and FIG. 8 is a prior art. FIG. 1.21 -- Display device, 2.22 Main control section, 3
゜23a, 23b...Character generator, 4,
24... Switching circuit, 5... Conversion circuit, 6... Date circuit, 7°25... Data memory, 8, 26...
Display means, 10a. 10b...4 Knob Agent Patent Attorney Number of Strokes Keiichi Figure 1 Figure 2 Figure 3 jI6AE jI6BB 7A Cause 7B] Stone - Figure 8

Claims (1)

【特許請求の範囲】 行列状のストアセルを有し、そのストアセルによつてキ
ャラクタがストアされでいるキャラクタジェネレータと
、 キャラクタジェネレータにストアされている各キャラク
タを行または列ごとに順次的に読取る手段と、 上記読取手段からの出力データをストアするメモリと、 上記メモリのストア内容を表示する表示手段とを有する
ことを特徴とする表示装置。
[Claims] A character generator having a matrix of store cells and storing characters by the store cells, and sequentially reading each character stored in the character generator row by row or column by column. A display device comprising: means for storing output data from the reading means; and display means for displaying the contents stored in the memory.
JP13062085A 1985-06-14 1985-06-14 Display unit Pending JPS61286894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13062085A JPS61286894A (en) 1985-06-14 1985-06-14 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13062085A JPS61286894A (en) 1985-06-14 1985-06-14 Display unit

Publications (1)

Publication Number Publication Date
JPS61286894A true JPS61286894A (en) 1986-12-17

Family

ID=15038583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13062085A Pending JPS61286894A (en) 1985-06-14 1985-06-14 Display unit

Country Status (1)

Country Link
JP (1) JPS61286894A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038388U (en) * 1989-06-09 1991-01-25

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038388U (en) * 1989-06-09 1991-01-25

Similar Documents

Publication Publication Date Title
GB1517751A (en) Microcomputer terminal system
JPS5855974A (en) Retrieving of picture element
CN100592377C (en) LCD graphical display controller and control method
KR950019828A (en) Display control device
US4599613A (en) Display drive without initial disturbed state of display
KR100347852B1 (en) Control driver for the display device and the driving method
JPS61286894A (en) Display unit
GB2090451A (en) Electronic display
EP0957468A2 (en) Driving circuit for displaying characters on a display panel
JPS5913642Y2 (en) dot matrix display device
KR930003169B1 (en) Display unit for pc.
JPS5814678B2 (en) display device
JP2554080B2 (en) Display device
JPS63251864A (en) Display device
GB2135804A (en) Alpha numeric display device and visual display arrangement employing such display devices
JP2639986B2 (en) Microcomputer display device
JP2577429B2 (en) Display control device
JPS62113195A (en) Italic character display unit
JPS60108891A (en) Dynamic display circuit
JP2001282186A (en) Led display device
JPH03175490A (en) Display device
JPS60216382A (en) Laterial dot scrol system for characters on crt screen
JPS5937593A (en) Module type display unit
JPS6227711B2 (en)
JPS6173189A (en) Crt display control circuit