JPS61280118A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS61280118A JPS61280118A JP60122334A JP12233485A JPS61280118A JP S61280118 A JPS61280118 A JP S61280118A JP 60122334 A JP60122334 A JP 60122334A JP 12233485 A JP12233485 A JP 12233485A JP S61280118 A JPS61280118 A JP S61280118A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- turned
- switch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）技術分野
この発明は照明用ランプ等の負荷をトライアックによっ
てオン・オフ制御するスイッチ回路に関する。
てオン・オフ制御するスイッチ回路に関する。
（ｂｌ従来技術とその欠点
一般に照明用ランプは電源とランプの間に電源スイッチ
を設け、直接そのスイッチでオン・オフすることが行わ
れているが、スイッチ操作が重い欠点があった。そこで
従来、ランプと直列にトライアックを設け、このトライ
アックのゲート制御によってオン・オフさせることが行
われている。
を設け、直接そのスイッチでオン・オフすることが行わ
れているが、スイッチ操作が重い欠点があった。そこで
従来、ランプと直列にトライアックを設け、このトライ
アックのゲート制御によってオン・オフさせることが行
われている。
このようにすることによって、小容量のスイッチ或いは
所謂タッチスイッチを用いて、スイッチ操作を行うこと
ができる。しかし従来のスイッチ回路はトライアックの
ゲートを制御する回路がＳＢＳやダイアック等のスイッ
チング素子を用い、またそのスイッチング素子を駆動す
るパルストランス等からなるパルス発生回路を用いたも
のであった。またそのパルス発生回路を駆動するための
電源回路を必要とするものであった。
所謂タッチスイッチを用いて、スイッチ操作を行うこと
ができる。しかし従来のスイッチ回路はトライアックの
ゲートを制御する回路がＳＢＳやダイアック等のスイッ
チング素子を用い、またそのスイッチング素子を駆動す
るパルストランス等からなるパルス発生回路を用いたも
のであった。またそのパルス発生回路を駆動するための
電源回路を必要とするものであった。
このため、回路が複雑で装置も大型なものであった。ま
た従来のスイッチ回路は主電源であるＡＣ電源を投入し
た際、自ら発生した雑音によって誤動作を起こし、電源
投入時にランプが点灯したりすることがあった。
た従来のスイッチ回路は主電源であるＡＣ電源を投入し
た際、自ら発生した雑音によって誤動作を起こし、電源
投入時にランプが点灯したりすることがあった。
（Ｃ）発明の目的
この発明の目的は、前記従来の欠点を解消するものであ
り、単純且つ機能的な回路によってスイッチング回路を
構成し、また誤動作のない安定化したスイッチ回路を提
供することにある。
り、単純且つ機能的な回路によってスイッチング回路を
構成し、また誤動作のない安定化したスイッチ回路を提
供することにある。
（ｄ）発明の構成および効果
この発明は、照明用ランプ等の負荷に直列に接続された
トライアックのゲートと、電源間に定電圧素子と電流制
限回路の直列回路を接続するとともに、前記定電圧素子
と並列に、電圧制御回路を設けたものであって、その電
圧制御回路としてスイッチの押圧により、状態が反転す
る反転回路を接続し、前記反転回路は二つの状態のうち
、一方の状態の時、前記定電圧素子が非導通になる電圧
に設定され、他方の状態の時その両端電圧を前記定電圧
素子を導通する電圧に設定するようにし、更に電源オン
時に前記反転回路を前記一方の状態に設定する回路を含
むことを特徴とする。
トライアックのゲートと、電源間に定電圧素子と電流制
限回路の直列回路を接続するとともに、前記定電圧素子
と並列に、電圧制御回路を設けたものであって、その電
圧制御回路としてスイッチの押圧により、状態が反転す
る反転回路を接続し、前記反転回路は二つの状態のうち
、一方の状態の時、前記定電圧素子が非導通になる電圧
に設定され、他方の状態の時その両端電圧を前記定電圧
素子を導通する電圧に設定するようにし、更に電源オン
時に前記反転回路を前記一方の状態に設定する回路を含
むことを特徴とする。
この発明によれば、トライアックのゲートを制御するた
めの回路はパルス発生回路を用いることなく、またその
特別な電源回路も不要であり、装置を小型化することが
できる。また、電源オン時にトライアックのゲート電圧
を制御する電圧制御回路は一方の状態に設定されるため
、その際誤動作によってランプが点灯するといったこと
が防止できる。
めの回路はパルス発生回路を用いることなく、またその
特別な電源回路も不要であり、装置を小型化することが
できる。また、電源オン時にトライアックのゲート電圧
を制御する電圧制御回路は一方の状態に設定されるため
、その際誤動作によってランプが点灯するといったこと
が防止できる。
（ｅ）実施例
図はこの発明の実施例であるスイッチ回路の回路図であ
る。
る。
図においてＡＣは商用電源、ＳＷＩは主電源スイッチ、
Ｌは照明用ランプ、Ｑはトライチックであり直列に接続
されている。つまり主電源スイッチＳＷＩがオン状態の
時、トライブックがオンすれば、ランプＬが点灯するこ
とになる。ＺＤＩは定電圧素子であり、ツェナーダイオ
ードを双方向に直列に接続したものである。■はＣ１お
よびＲ１の直列回路による電流制限回路であり、ＺＤｌ
とこの電流制限回路の接続点（ａ点）の電圧が電圧制御
回路２によって制御される。つまりａ点の電圧が低電圧
素子ＺＤＩのツェナーダイオード電圧を越える値となれ
ば、トライアックＱのゲートＧにゲート電流が流れ、こ
れによってトライチックがターンオンする。逆にａ点の
電圧がツェナーダイオード電圧以下であれば、トライア
ックのゲート電流は流れず、トライアックはオフ状態を
保つ。
Ｌは照明用ランプ、Ｑはトライチックであり直列に接続
されている。つまり主電源スイッチＳＷＩがオン状態の
時、トライブックがオンすれば、ランプＬが点灯するこ
とになる。ＺＤＩは定電圧素子であり、ツェナーダイオ
ードを双方向に直列に接続したものである。■はＣ１お
よびＲ１の直列回路による電流制限回路であり、ＺＤｌ
とこの電流制限回路の接続点（ａ点）の電圧が電圧制御
回路２によって制御される。つまりａ点の電圧が低電圧
素子ＺＤＩのツェナーダイオード電圧を越える値となれ
ば、トライアックＱのゲートＧにゲート電流が流れ、こ
れによってトライチックがターンオンする。逆にａ点の
電圧がツェナーダイオード電圧以下であれば、トライア
ックのゲート電流は流れず、トライアックはオフ状態を
保つ。
以下電圧制御回路について説明する。ＤＢはダイオード
ブリッジであり、ａｂ点を入力としてその出力をｃｄ点
に出力するものである。
ブリッジであり、ａｂ点を入力としてその出力をｃｄ点
に出力するものである。
今、ここで前記スイッチＳＷ１がオフ状態からオン状態
にされた場合を考えると、まずダイオードＤｉ、ＰＵＴ
Ｉ、抵抗Ｒ３，コンデンサＣ２に電流１１が流れる。こ
のようにＰＵＴＩのアノードゲート間に電流が流れるた
め、ＰＵＴＩはターンオンする。これによってＤｉ、Ｐ
ＵＴＩ、Ｚｎ２、ＬＥＤに電流１２が流れることになる
。
にされた場合を考えると、まずダイオードＤｉ、ＰＵＴ
Ｉ、抵抗Ｒ３，コンデンサＣ２に電流１１が流れる。こ
のようにＰＵＴＩのアノードゲート間に電流が流れるた
め、ＰＵＴＩはターンオンする。これによってＤｉ、Ｐ
ＵＴＩ、Ｚｎ２、ＬＥＤに電流１２が流れることになる
。
したがって、ｃｄ間の電圧はダイオードＤＩおよびＰＵ
ＴＩの順方向電圧降下、ツェナーダイオードＺＤ２のツ
ェナー電圧、ＬＥＤの順方向電圧降下の加算によって定
まる電圧となる。ａｂ間の最大電圧の絶対値はダイオー
ドブリッジのダイオードにより順方向電圧降下分を前記
ｃｄ間の電圧に更に加算した値となる。例えば、ツェナ
ーダイオードＺＤ２のツェナー電圧を６．２ＶＬ、また
前記定電圧素子ＺＤ１のツェナー電圧を１２Ｖとすれば
、ａｂ間の最大電圧の絶対値は１２Ｖ未満となる。この
とき、ｇ点の電位は抵抗Ｒ９を介してツェナーダイオー
ドＺＤ２のツェナー電圧にＬＥＤの順方向電圧降下分を
加えた値となっているため、ＰＵＴ２のゲート電流は流
れない。従ってＰＵＴ２はオフ状態にある。したがって
、この状態ではトライアックＱにゲート電流が流れず、
トライアックはターンオンしない。このように主電源ス
イッチＳＷＩをオンした状態ではランプＬは点灯しない
。尚、ＬＥＤはスイッチＳＷＩがオンで且つランプが消
灯状態にあるとき点灯するため、回路の作動状態の表示
にもなる。
ＴＩの順方向電圧降下、ツェナーダイオードＺＤ２のツ
ェナー電圧、ＬＥＤの順方向電圧降下の加算によって定
まる電圧となる。ａｂ間の最大電圧の絶対値はダイオー
ドブリッジのダイオードにより順方向電圧降下分を前記
ｃｄ間の電圧に更に加算した値となる。例えば、ツェナ
ーダイオードＺＤ２のツェナー電圧を６．２ＶＬ、また
前記定電圧素子ＺＤ１のツェナー電圧を１２Ｖとすれば
、ａｂ間の最大電圧の絶対値は１２Ｖ未満となる。この
とき、ｇ点の電位は抵抗Ｒ９を介してツェナーダイオー
ドＺＤ２のツェナー電圧にＬＥＤの順方向電圧降下分を
加えた値となっているため、ＰＵＴ２のゲート電流は流
れない。従ってＰＵＴ２はオフ状態にある。したがって
、この状態ではトライアックＱにゲート電流が流れず、
トライアックはターンオンしない。このように主電源ス
イッチＳＷＩをオンした状態ではランプＬは点灯しない
。尚、ＬＥＤはスイッチＳＷＩがオンで且つランプが消
灯状態にあるとき点灯するため、回路の作動状態の表示
にもなる。
次にこの状態で操作スイッチＳＷ２をオンすれば、ｇ点
の電位がＬＯＷ側に引かれることによって、抵抗Ｒ４，
ダイオードＤ２．ＰＵＴ２．コンデンサＣ４，ダイオー
ドＤ４．コンデンサＣ５の回路に電流ｉ３が流れる。こ
のようにＰＵＴｌのアノード・ゲート間にゲート電流が
流れるため、ＰＵＴｌがターンオンし、Ｒ４，Ｄ２．Ｐ
ＵＴｌ、Ｃ６に電流ｉ４が流れる。この電流によってコ
ンデンサＣ６が充電され、またトランジスタＴＲのベー
ス電位が低下するため、トランジスタＴＲがオンする。
の電位がＬＯＷ側に引かれることによって、抵抗Ｒ４，
ダイオードＤ２．ＰＵＴ２．コンデンサＣ４，ダイオー
ドＤ４．コンデンサＣ５の回路に電流ｉ３が流れる。こ
のようにＰＵＴｌのアノード・ゲート間にゲート電流が
流れるため、ＰＵＴｌがターンオンし、Ｒ４，Ｄ２．Ｐ
ＵＴｌ、Ｃ６に電流ｉ４が流れる。この電流によってコ
ンデンサＣ６が充電され、またトランジスタＴＲのベー
ス電位が低下するため、トランジスタＴＲがオンする。
このことにより、ｅ点即ちＰＵＴＩのゲート電位が上昇
し、アノード・ゲート間がダイオードＤ１の順方向電圧
降下分だけ逆バイアスとなりＰＵＴＩはターンオフする
。ＰＵＴＩがオフすることによって、前記電流１２の電
流は遮断されることになる。これによって、ｃｄ間の電
圧が上昇する。
し、アノード・ゲート間がダイオードＤ１の順方向電圧
降下分だけ逆バイアスとなりＰＵＴＩはターンオフする
。ＰＵＴＩがオフすることによって、前記電流１２の電
流は遮断されることになる。これによって、ｃｄ間の電
圧が上昇する。
ｃｄ間の電圧はＲ４，Ｄ２．ＰＵＴｌ、Ｒ５および抵抗
Ｒ７の回路に流れる電流等によって定まる。ｃｄ間の電
圧によって定まるａｂ間の最大の電圧が前記定電圧素子
ＺＤＩのツェナー電圧を越える値となるように回路の定
数を設定している。
Ｒ７の回路に流れる電流等によって定まる。ｃｄ間の電
圧によって定まるａｂ間の最大の電圧が前記定電圧素子
ＺＤＩのツェナー電圧を越える値となるように回路の定
数を設定している。
従って、ａ点の電圧が１２Ｖ程度以上になった時、定電
圧素子ＺＤＩが導通し、トライアックにゲート電流が流
れ、トライチックはターンオンする。以上のようにＰＵ
ＴＩがオフの状態ではトライチックにゲート電流が流れ
、ランプが点灯する。
圧素子ＺＤＩが導通し、トライアックにゲート電流が流
れ、トライチックはターンオンする。以上のようにＰＵ
ＴＩがオフの状態ではトライチックにゲート電流が流れ
、ランプが点灯する。
この状態でもう一度スイッチＳＷ２をオンすれば、ｈ点
の電位がＬＯＷ側に引かれることによって、ＤＩ、ＰＵ
ＴＩ、Ｃ３，Ｄ３．Ｃ５の回路に電流ｉ５が流れる。こ
れにより、ＰＵＴＩのアノードゲート間にゲート電流が
流れるため、ＰＵＴｌが再びターンオンする。このこと
により、上記の場合と同様ａｂ間の電圧は定電圧素子Ｚ
Ｄ１のツェナー電圧未満の値となってトライアックはオ
フ状態となる。一方ＰＵＴＩがオンしたことによって、
０点の電圧が降下することになるが、前記コンデンサＣ
６の充電電圧即ち１点の電位より低下することになる。
の電位がＬＯＷ側に引かれることによって、ＤＩ、ＰＵ
ＴＩ、Ｃ３，Ｄ３．Ｃ５の回路に電流ｉ５が流れる。こ
れにより、ＰＵＴＩのアノードゲート間にゲート電流が
流れるため、ＰＵＴｌが再びターンオンする。このこと
により、上記の場合と同様ａｂ間の電圧は定電圧素子Ｚ
Ｄ１のツェナー電圧未満の値となってトライアックはオ
フ状態となる。一方ＰＵＴＩがオンしたことによって、
０点の電圧が降下することになるが、前記コンデンサＣ
６の充電電圧即ち１点の電位より低下することになる。
このため、ＰＵＴｌのアノードカソード間の電圧が逆バ
イアス状態となってＰＵＴｌはターンオフする。
イアス状態となってＰＵＴｌはターンオフする。
以上のようにスイッチＳＷ２を操作する毎にＰＵＴＩと
ＰＵＴｌのオン・オフ状態が反転し、それに伴って、ａ
ｂ間の最大電圧の絶対値がＺＤＩのツェナー電圧未満或
いは越える値に制御される尚、ダイオードＤ２はＰＵＴ
ｌのアノードゲート間をダイオードＤ２の順方向電圧降
下分だけ逆方向にバイアスをかけるためのものであり、
ＰＵＴｌの動作を安定させる。また、抵抗ＲＩＯおよび
Ｒ１１はコンデンサＣ５に充電された電荷を放電させる
よう作用する。
ＰＵＴｌのオン・オフ状態が反転し、それに伴って、ａ
ｂ間の最大電圧の絶対値がＺＤＩのツェナー電圧未満或
いは越える値に制御される尚、ダイオードＤ２はＰＵＴ
ｌのアノードゲート間をダイオードＤ２の順方向電圧降
下分だけ逆方向にバイアスをかけるためのものであり、
ＰＵＴｌの動作を安定させる。また、抵抗ＲＩＯおよび
Ｒ１１はコンデンサＣ５に充電された電荷を放電させる
よう作用する。
上記スイッチ回路の動作より明らかなようにＰＵＴＩと
ＰＵＴｌによる回路は一種の二安定マルチバイブレーク
を構成しているが、ＰＵＴＩはゲート制御によりターン
オフさせ、またＰＵＴｌはアノードカソード間の逆バイ
アスによってターンオフさせる方法を採用している。こ
のため、ＰＵＴｌの直列回路はそのインピーダンスを低
く構成することができ、またＰＵＴｌの回路はトランジ
スタによらずコンデンサのみによって、ターンオフさせ
ることができ、回路をより単純化しているコンデンサＣ
１と抵抗Ｒ１の直列回路による電流制限回路は前記電圧
制御回路へ流れる電流を制限するだけでなく、ａ点の電
圧がＺＤＩのツェナー電圧を越えた場合に流れるトライ
アックのゲート電流はランプＬに印加される電圧より９
０度位相が進んでいる。したがって、ＰＵＴＩがオフの
ときで、しかもａ点の電圧がピーク付近のときにＺＤＩ
のツェナー電圧を越えるよう設定すればランプＬに印加
される電圧が略０のときトライチックにデー１電流を流
すことができ、トライアックを０位相点弧することがで
きる。このようにスイッチＳＷ２のオン・オフタイミン
グにかかわらず、トライアックを零交叉点でオン・オフ
させることができるため、外部に対して大きな雑音を発
生することがない。更にトライアックのゲート電流はａ
点の電位がピーク付近でのみ、短時間に流れるだけであ
るため、ゲート回路の電力損失が少ないという効果があ
る。
ＰＵＴｌによる回路は一種の二安定マルチバイブレーク
を構成しているが、ＰＵＴＩはゲート制御によりターン
オフさせ、またＰＵＴｌはアノードカソード間の逆バイ
アスによってターンオフさせる方法を採用している。こ
のため、ＰＵＴｌの直列回路はそのインピーダンスを低
く構成することができ、またＰＵＴｌの回路はトランジ
スタによらずコンデンサのみによって、ターンオフさせ
ることができ、回路をより単純化しているコンデンサＣ
１と抵抗Ｒ１の直列回路による電流制限回路は前記電圧
制御回路へ流れる電流を制限するだけでなく、ａ点の電
圧がＺＤＩのツェナー電圧を越えた場合に流れるトライ
アックのゲート電流はランプＬに印加される電圧より９
０度位相が進んでいる。したがって、ＰＵＴＩがオフの
ときで、しかもａ点の電圧がピーク付近のときにＺＤＩ
のツェナー電圧を越えるよう設定すればランプＬに印加
される電圧が略０のときトライチックにデー１電流を流
すことができ、トライアックを０位相点弧することがで
きる。このようにスイッチＳＷ２のオン・オフタイミン
グにかかわらず、トライアックを零交叉点でオン・オフ
させることができるため、外部に対して大きな雑音を発
生することがない。更にトライアックのゲート電流はａ
点の電位がピーク付近でのみ、短時間に流れるだけであ
るため、ゲート回路の電力損失が少ないという効果があ
る。
図はこの発明の実施例であるスイッチ回路の回路図を示
している。 １−電流制限回路、２−電圧制御回路。 Ｑ−）ライアック、ＺＤＩ一定電圧素子。 ＰＵＴＩ、ＰＵＴ２−プログラマブルユニジャンクショ
ントランジスタ。
している。 １−電流制限回路、２−電圧制御回路。 Ｑ−）ライアック、ＺＤＩ一定電圧素子。 ＰＵＴＩ、ＰＵＴ２−プログラマブルユニジャンクショ
ントランジスタ。
Claims (1)
- （１）負荷に直列に接続されたトライアックのゲートと
電源間に定電圧素子と電流制限回路の直列回路を接続す
るとともに、前記定電圧素子と並列に、スイッチの押圧
により状態が反転する反転回路を接続し、前記反転回路
は二つの状態のうち、一方の状態の時、その両端電圧を
前記定電圧素子が非導通になる電圧に設定し、他方の状
態のときその両端電圧を前記定電圧素子を導通する電圧
に設定する電圧制御回路を有するとともに、更に電源オ
ン時に前記反転回路を前記一方の状態に設定する回路を
含むことを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122334A JPS61280118A (ja) | 1985-06-04 | 1985-06-04 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122334A JPS61280118A (ja) | 1985-06-04 | 1985-06-04 | スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61280118A true JPS61280118A (ja) | 1986-12-10 |
Family
ID=14833396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122334A Pending JPS61280118A (ja) | 1985-06-04 | 1985-06-04 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61280118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107737A (ja) * | 2004-09-30 | 2006-04-20 | Kawamura Electric Inc | 漏電遮断器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153970A (en) * | 1980-04-28 | 1981-11-28 | Kuroi Kosan Kk | Electronic switching circuit |
| JPS574143A (en) * | 1980-06-10 | 1982-01-09 | Nec Corp | Manufacturing process of semiconductor device |
-
1985
- 1985-06-04 JP JP60122334A patent/JPS61280118A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153970A (en) * | 1980-04-28 | 1981-11-28 | Kuroi Kosan Kk | Electronic switching circuit |
| JPS574143A (en) * | 1980-06-10 | 1982-01-09 | Nec Corp | Manufacturing process of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107737A (ja) * | 2004-09-30 | 2006-04-20 | Kawamura Electric Inc | 漏電遮断器 |
| JP4623560B2 (ja) * | 2004-09-30 | 2011-02-02 | 河村電器産業株式会社 | 漏電遮断器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6980122B2 (en) | Dimmer control system with memory | |
| US7012518B2 (en) | Dimmer control system with two-way master-remote communication | |
| US6815625B1 (en) | Dimmer control switch unit | |
| CN102387629B (zh) | 发光单元驱动电路和发光装置 | |
| US4383204A (en) | Three-level interface control circuit for electronically ballasted lamp | |
| JPH04500287A (ja) | 誘導負荷用の電力制御回路 | |
| US4350903A (en) | Electronic light switch | |
| JPS61280118A (ja) | スイツチ回路 | |
| CN212163788U (zh) | 一种实现渐暗的led控制电路和led灯 | |
| JPH04269494A (ja) | 点灯装置 | |
| CN217160065U (zh) | 一种单信号led灯控制电路及led灯 | |
| CN207968450U (zh) | 一种相互关联延时关断的电子开关 | |
| KR890003992B1 (ko) | 절전형 반도체 안정기 | |
| KR910001945Y1 (ko) | 딤머 제어회로 | |
| JPS6213358Y2 (ja) | ||
| JPH0629806A (ja) | 電気回路 | |
| JP2521923Y2 (ja) | 負荷制御装置 | |
| TWI415520B (zh) | 螢光燈器具 | |
| JPH0238512Y2 (ja) | ||
| JPS5818759B2 (ja) | ホウデントウテントウソウチ | |
| SU1156249A1 (ru) | Оптоэлектронный ключ | |
| JPH046796A (ja) | 遅延オフスイッチ回路 | |
| JPS58131690A (ja) | 自動遅延消灯回路 | |
| JPS624838B2 (ja) | ||
| CS213932B1 (cs) | Zapojení pro ovládání trlakového spínače |