JPS61278943A - Register protecting circuit - Google Patents
Register protecting circuitInfo
- Publication number
- JPS61278943A JPS61278943A JP60119739A JP11973985A JPS61278943A JP S61278943 A JPS61278943 A JP S61278943A JP 60119739 A JP60119739 A JP 60119739A JP 11973985 A JP11973985 A JP 11973985A JP S61278943 A JPS61278943 A JP S61278943A
- Authority
- JP
- Japan
- Prior art keywords
- register
- access
- signal line
- timer
- system register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、情報処理装置のレジスタ保護回路の方式に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a register protection circuit system for an information processing device.
（従来の技術）
従来、小規模のシステムにおいては、システムレジスタ
へのアクセスをシステムリセットした後に、オペレーテ
ィングシステム（以下「ｏＳ」と略す）がシステムの状
態を調べ、システムレジスタを設定した後に応用プログ
ラムに制御を移す場合が多かった。システム構成を設定
するための前記システムレジスタが、メモリの一部と同
一のアドレスに設けられている場合に、前記システムレ
ジスタのアクセスに対しては、前記Ｏ８により前記シス
テムレジスタの内容破壊を防止保護をすることができる
が、全く防止保護をされない場合があった。(Prior Art) Conventionally, in small-scale systems, after the system resets access to system registers, the operating system (hereinafter referred to as "oS") checks the system status, sets the system registers, and then opens the application program. In many cases, control was transferred to When the system register for setting the system configuration is provided at the same address as a part of memory, the O8 protects the contents of the system register from being destroyed when the system register is accessed. However, there were cases where no preventive protection was provided at all.
（発明が解決しようとする問題点）
システムレジスタのアクセスに対して保護が行なわれて
いないと、システムレジスタの存在を考慮しない応用プ
ログラムが走行した場合に、前記システムレジスタの存
在するアドレスもメモリ、と同様に扱われるため、前記
システムレジスタの内容を破壊して、前記応用プログラ
ムが暴走する場合がある。前記応用プログラムの暴走を
防止する手段としては、Ｏ８のみがシステムレジスタの
アクセスを可能とする保護方法であったが、前記応用プ
ログラムを走行させるたびに、Ｏ８を変更する必要があ
った。(Problem to be Solved by the Invention) If access to system registers is not protected, when an application program that does not consider the existence of system registers is run, the address where the system registers exist will also be stored in the memory. , the contents of the system register may be destroyed and the application program may run out of control. As a means to prevent runaway of the application program, only O8 is a protection method that allows access to system registers, but it is necessary to change O8 every time the application program is run.
（問題点を解決するための手段）
本発明は、前記問題点をハードウェアで解決するために
、システムリセットをした後の一定時間以後はシステム
レジスタへのアクセスを禁止する操作のためのタイマを
設けることにより、応用プログラムを走行させるたびに
Ｏ８を変更することもなく、前記システムレジスタの内
容破壊を保護することのできる方法を提供するものであ
る。(Means for Solving the Problems) In order to solve the above problems with hardware, the present invention provides a timer for prohibiting access to system registers after a certain period of time after system reset. By providing this, a method is provided that can protect the contents of the system register from being destroyed without changing O8 every time an application program is run.
また、本発明によれば、システムレジスタを操作する必
要のある応用プログラムを走行させる場合には、前記シ
ステムレジスタへのアクセスを禁止する操作を中止する
ためのスイッチを設け、前記スイッチを操作することに
よりシステムレジスタへのアクセスを可能とすることが
できるゆ（作 用）
通常、小規模のシステムでは、システムリセットの後に
Ｏ８がシステムの状態を調べ、システムレジスタを設定
した後応用プログラムに制御を移して、それ以後はシス
テムレジスタを変更する必要のない場合が多い。このよ
うな場合は、タイマにＯ８がシステムレジスタを設定し
終るまでの時間を設定しておけば、前記Ｏ８がシステム
レジスタを設定し終った時以後はシステムレジスタへの
アクセスが禁止されるので、システムレジスタの内容は
破壊されることがなく保護される。Further, according to the present invention, when running an application program that requires operating a system register, a switch is provided for canceling an operation that prohibits access to the system register, and the switch is operated. Normally, in small-scale systems, the O8 checks the system status after a system reset, sets the system registers, and then transfers control to the application program. After that, there is often no need to change system registers. In such a case, if you set the time until the O8 finishes setting the system register in a timer, access to the system register will be prohibited after the O8 finishes setting the system register. The contents of system registers are protected from destruction.
また、システムレジスタをアクセスする必要のある応用
プログラムを走行させる場合の前記システムレジスタは
、前記応用プログラムによって適切に制御されて、内容
を破壊されることはないので、タイマによるシステムレ
ジスタへの７゛クセス禁止の操作は不要となる。前記の
ようにタイマによるシステムレジスタへのアクセス禁止
の操作を不要とする場合は、前記システムレジスタへの
アクセス禁止の操作を中止１゛るスイッチを操作するこ
とにより、前記応用プログラムから前記システムレジス
タへのアクセスが可能となる。Furthermore, when an application program that needs to access system registers is run, the system registers are properly controlled by the application program and their contents are not destroyed. There is no need to perform any operations to prohibit access. If the operation of prohibiting access to the system register by the timer is not necessary as described above, the operation of disabling access to the system register can be stopped and the application program can be accessed from the system register by operating a switch. access is possible.
（実施例）
本発明のレジスタ保護回路の動作の一実施例を図に示す
ブロック図により説明する。(Embodiment) An embodiment of the operation of the register protection circuit of the present invention will be described with reference to the block diagram shown in the figure.
図において、システムレジスタ１は、システム制御信号
線２を経て、情報処理装置の本体部３を制御している。In the figure, a system register 1 controls a main body 3 of the information processing device via a system control signal line 2.
システムレジスタ１への書き込みは、アクセス信号線４
を活性化し、書き込み信号線５にパルスを出力すること
により行なわれて、データバス６の内容が書き込まれる
。また、システムレジスタ１からの読み出しは、アクセ
ス信号線４を活性化し、読み出し信号線７にパルスを出
力することにより行なわれ、読み出されたデータはデー
タバス６に出力される。リセット信号線８によりシステ
ムリセットされてから一定時間後には、タイマ９により
、タイマ出力線１０が不活性状態となり、このためＡＮ
Ｄゲート１１により前記アクセス信号線４が不活性化さ
れ、システムレジスタ１へのアクセスが禁止状態すなわ
ち不活性状態となる。なお、スイッチ１２は投入状態に
あるものとする。Writing to system register 1 is performed using access signal line 4.
The contents of the data bus 6 are written by activating the write signal line 5 and outputting a pulse to the write signal line 5. Further, reading from the system register 1 is performed by activating the access signal line 4 and outputting a pulse to the read signal line 7, and the read data is output to the data bus 6. After a certain period of time after the system is reset by the reset signal line 8, the timer output line 10 becomes inactive by the timer 9, so that the AN
The access signal line 4 is inactivated by the D gate 11, and access to the system register 1 is prohibited, that is, becomes inactive. It is assumed that the switch 12 is in the on state.
次に、前記スイッチ１２を開放すると、タイマ出力線１
０はプルアップ抵抗１３により活性状態となり、前記Ａ
ＮＤゲート１１により前記アクセス信号線４が活性化さ
れて、システムレジスタ１へのアクセス禁止の作用は無
効となる。Next, when the switch 12 is opened, the timer output line 1
0 is activated by the pull-up resistor 13, and the A
The access signal line 4 is activated by the ND gate 11, and the effect of inhibiting access to the system register 1 is nullified.
（発明の効果）
前記のとおり、本発明によれば、極めて簡県な回路で、
Ｏ８に変更を加えることもなく、システムレジスタを内
容の破壊から保護することができて、極めて有用である
。(Effects of the Invention) As described above, according to the present invention, the circuit is extremely simple,
It is extremely useful to protect system registers from destruction without making any changes to O8.
【図面の簡単な説明】
図は、本発明の一実施例を示すブロック図である。
１ ・・・システムレジスタ、 ２・・・システム制御
信号線、 ３・・・情報処理装置の本体部、４・・・ア
クセス信号線、 ５ ・・・書き込み、信号線、 ６
・・・データバス、 ７・・・読み出し信号線、 ８
・・・ リセット信号線、 ９ ・・・タイマ、１０・
・・タイマ出力線、１１・・・ＡＮＤゲート、１２・・
・スイッチ、１３・・・プルアップ抵抗。
特許出願人 松下電器産業株式会社
４・・・ アク七人４答号朦
５゛・ ＳδＡ≧、Ｊシ・イさミｒＪ悶零ヒ１１・゛
ＡＮＤ ケ゛−ト
１２・・ 又イ、、今′BRIEF DESCRIPTION OF THE DRAWINGS The figure is a block diagram showing an embodiment of the present invention. 1... System register, 2... System control signal line, 3... Main body of information processing device, 4... Access signal line, 5... Write, signal line, 6
...Data bus, 7...Read signal line, 8
... Reset signal line, 9 ... Timer, 10.
...Timer output line, 11...AND gate, 12...
・Switch, 13...Pull-up resistor. Patent applicant Matsushita Electric Industrial Co., Ltd. 4... Aku 7 people 4 answer number 5゛・ SδA ≧, Jshi Isami rJ agony 11・゛
AND Kate 12... Again, now'
Claims (2)
システムレジスタによりシステム構成を設定している情
報処理装置において、前記システムレジスタへのアクセ
スをシステムリセットした後の一定時間以後に、前記シ
ステムレジスタへのアクセスを禁止する操作のためのタ
イマを設けることを特徴とするレジスタ保護回路。(1) In an information processing device in which the system configuration is set by a system register that is accessed at the same address as a part of the memory, access to the system register is disabled after a certain period of time after the system is reset. A register protection circuit characterized by providing a timer for an operation that prohibits access to the register.
セットした後の一定時間以後に、前記システムレジスタ
へのアクセスを禁止する操作を中止させるためのスイッ
チを備えることを特徴とする特許請求の範囲第（１）項
記載のレジスタ保護回路。(2) A switch is provided for stopping an operation that prohibits access to the system register after a certain period of time after the system resets access to the system register. ) The register protection circuit described in section 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119739A JPS61278943A (en) | 1985-06-04 | 1985-06-04 | Register protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119739A JPS61278943A (en) | 1985-06-04 | 1985-06-04 | Register protecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278943A true JPS61278943A (en) | 1986-12-09 |
Family
ID=14768928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60119739A Pending JPS61278943A (en) | 1985-06-04 | 1985-06-04 | Register protecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278943A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118652U (en) * | 1987-01-27 | 1988-08-01 | ||
| JPH0192833A (en) * | 1987-10-02 | 1989-04-12 | Satoru Kubota | Microprocessor including cipher translating circuit to prevent software from being illegally copied |
-
1985
- 1985-06-04 JP JP60119739A patent/JPS61278943A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118652U (en) * | 1987-01-27 | 1988-08-01 | ||
| JPH0192833A (en) * | 1987-10-02 | 1989-04-12 | Satoru Kubota | Microprocessor including cipher translating circuit to prevent software from being illegally copied |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5992500A (en) | Protection system for data processor | |
| JPS61278943A (en) | Register protecting circuit | |
| JPH01232452A (en) | One-chip processor | |
| JPS615348A (en) | Information processor | |
| JPS6126091B2 (en) | ||
| JPS62160554A (en) | Device for preventing wrong access to memory | |
| JPS6285357A (en) | Memory protecting device | |
| JPS6250863B2 (en) | ||
| KR950003384Y1 (en) | Software protect apparatus | |
| JPH02128266A (en) | Register with protective function | |
| JPH02278446A (en) | Memory access control circuit | |
| JPS62184554A (en) | Memory protection circuit | |
| JPS63250753A (en) | Memory access checking system | |
| JPS61267843A (en) | Access protection device | |
| JPH05334195A (en) | Information processor | |
| JPS6336454A (en) | Memory card | |
| JPS61121146A (en) | Memory protection system | |
| JPH0216656A (en) | Electronic disk device | |
| JPH02176843A (en) | Dma controller | |
| JPH01180656A (en) | Memory protecting device | |
| JPH01261759A (en) | Computer system | |
| JPH01261760A (en) | Computer system | |
| JPH05173886A (en) | Writing device | |
| JPH05250266A (en) | Wrong memory write protecting device | |
| JPS6347842A (en) | Interrupting system for extension input/output device |