JPS61275953A - デバイス選択方式 - Google Patents

デバイス選択方式

Info

Publication number
JPS61275953A
JPS61275953A JP11750885A JP11750885A JPS61275953A JP S61275953 A JPS61275953 A JP S61275953A JP 11750885 A JP11750885 A JP 11750885A JP 11750885 A JP11750885 A JP 11750885A JP S61275953 A JPS61275953 A JP S61275953A
Authority
JP
Japan
Prior art keywords
address
signal
device selection
circuit
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11750885A
Other languages
English (en)
Inventor
Toshihiko Kamishiro
敏彦 神代
Minoru Kasai
笠井 実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP11750885A priority Critical patent/JPS61275953A/ja
Publication of JPS61275953A publication Critical patent/JPS61275953A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は複数の同一種デバイスを選択的に制御する制
御システムに於いて用いられるデバイス選択方式に関す
る。
[従来技術とその問題点] 従来、例えば磁気ディスクドライブユニツ1−等、複数
の同一種デバイスを制御対象下におくシステムに於いて
、上記各デバイスの選択制tsimには、デバイス選択
のための信号線接続を、各デバイスに共通の信号線によ
り実現する手段と、各デバイス毎に固有の信号線を用い
て実現する手段とがある。
このうち、各デバイス毎に固有の信号線をもつデバイス
選択機構は、信号線接続が繁雑になるという欠点を有す
るとともに、コントローラ側の接続ボート(又は接続端
子)数によって接続可能なデバイス数が定まり、従って
接続デバイス数に制約を受けるという欠点を有し、更に
はコントローラがすべての接続デバイスをサポートする
ことから、冗長性が増し、処理能率の低下を招く等の欠
点があった。又、各デバイスを共通の信号線で繋ぐデバ
イス選択機構は、接続対象となるデバイスそれぞれに、
例えばディップスイッチ等で構成される自己アドレス設
定機構、アドレスラッチ回路、アドレスコンパレータ等
が必要となり、従って各デバイス側に於けるデバイス選
択機構部の構成が繁雑となり、コスト面でも高価になる
という欠点を有するとともに、各デバイス毎にそれぞれ
に固有のデバイスアドレスを設定することから、デバイ
ス管理が面倒で、しかも同デバイス管理上の不手際等に
より例えばアドレス設定の誤り等が生じた際に誤動作を
招くという欠点を有している。
[発明の目的] 本発明は、デバイスそれぞれに固有の選択信号線を接続
することなく、又、各デバイス毎にデバイスアドレス設
定機構等の独自のデバイス選択機構を何ら用意すること
なく、各デバイスそれぞれに共通の簡単な回路にて、設
定アドレス等を回答意識せず、共通のデバイス選択信号
線に任意の数のデバイスを簡単に接続することのできる
デバイス選択方式を提供することを目的とする。
[発明の憂慮] 本発明は、接続対象となるデバイスそれぞれに対応して
、入力されたデバイスアドレスが予め決められた論理値
であるときデバイス選択信号を出力する検出回路と、上
記入力されたデバイスアドレスを論理変換し次段のデバ
イスに送出するデバイスアドレス変換回路とを設けて、
各デバイスがそれぞれ対応する検出回路の出力信号によ
り自己デバイスの選択指定状態を認識する構成としたも
ので、これにより、デバイスそれぞれに固有の選択信号
線を接続することなく、又、各デバイス毎にデバイスア
ドレス設定機構等の独自のデバイス選択機構を何ら用意
することなく、各デバイスそれぞれに共通の簡単な回路
にて、設定アドレス等を回答意識せず、共通のデバイス
選択信号線に任意の数のデバイスを簡単に接続すること
ができる。
又、本発明は、接続対象となる機器グループそれぞれに
対応して、入力されたアドレスが予め決められた第1の
論理値であるとき機器グループ選択信号を出力する第1
の検出回路と、この第1の検出回路が機器グループ選択
信号を出力している際に上記アドレスが予め決められた
第2の論理値であるときデバイス選択信号を出力する第
2の検出回路と、上記入力されたアドレスを論理変換し
次段の機器グループに送出するアドレス変換回路とを設
けて、各機器グループのデバイスがそれぞれ対応する第
2の検出回路の出力信号により自己デバイスの選択指定
状態を認識する構成としたもので、これにより、デバイ
スそれぞれに固有の選択信号線を接続することなく、又
、各デバイス毎にデバイスアドレス設定機構等の独自の
デバイス選択機構を何ら用意することなく、各デバイス
それぞれに共通の簡単な回路にて、設定アドレス等を回
答意識せず、共通のデバイス選択信号線に任意の数のデ
バイスを簡単に接続することができる。
[実施例] 第1実施例 構成 第1図は、接続対象デバイス、即ち選択対象デバイスを
最大4台とした場合の実施例による構成を示している。
第1図に於いて、11は例えば磁気ディスクドライブユ
ニット等、最大4台の同一種デバイスが本発明に係るデ
バイス選択機構を介し制御対象として接続される例えば
磁気ディスク制御装置等のコントローラ(CNT)であ
る。12. 、−122 、123 。
124はそれぞれ上記コントローラ11の制御対象下に
おかれた選択対象機器となるデバイスであり、上記コン
トローラ11からのデバイス選択アドレスにより選択指
定されるもので、その各デバイスのアドレス(機器アド
レス番号#)は後述するデバイス選択回路を介しての接
続順位によって定まる。
131 、132 、133 、134は上記デバイス
121゜122 、123 、124に対応して設けら
れた本発明の要部の構成をなすデバイス選択回路である
。14a。
14bはコントローラ11及び各デバイス選択回路13
1、132 、 Ih 、 134間をカスケード接続
し、コントローラ11から送出さ机た2ヒツトのデバイ
ス選択アドレスを上記各デバイス選択回路131゜13
2 、133 、134に順次送出するためのデバイス
アドレス信号線である。15は上記デバイス選択アドレ
スを除いた他の各情報を遺り取りするためのデータバス
/コントロールバス/アドレスバス等の各種信号線であ
る。16は最終段のデバイス選択回路134のデバイス
アドレス信号線14a、14b終端部に設けられたター
ミネータである。
又、LA、LBはそれぞれ上記デバイス選択回路131
 、132 、13:l 、 134の構成要素をなす
もので、LAは入力されたデバイスアドレス信号線14
a、14b上の2ビツトの信号から自己デバイス選択信
号(S)を検出するデバイス選択信号検出回路であり、
LBは上記入力されたデバイスアドレス信号線14a、
 14b上の2ビツトの信号を論理変換し次段のデバイ
ス選択回路13+  (i −1,2,3,4>に送出
するデバイスアドレス変換回路である。
ここで、デバイス選択信号検出回路LAは、アンドゲー
トにより構成され、上記デバイスアドレス信号線14a
、14b上の信号が共に“1”のとき、自己デバイス選
択信号(S)を出力する。又、デバイスアドレス変換回
路LBは、インバータとイクスクルーシブオアゲートに
より構成され、入力されたデバイスアドレス信号111
4a上の信号をインバータで反転し、同人力されたデバ
イスアドレス信号線14b上の信号を上記インバータの
出力信号と反一致論理和演算してそれぞれ次段へ出力す
る。従って、入力されたデバイスアドレス信号線14a
、14b上の信号が00″であれば“11”に変換して
次段に出力し、“’01”であれば“10″に変換して
次段に出力し、“1o′′であれば00゛′に変換して
次段に出力し、“”11”であれば’ 01 ”に変換
して次段に出力する。
作用 コントローラ11から送出された2ビツトのデバイス選
択アドレスは各デバイス選択回路131゜132 、1
3. 、134間をカスケード接続するデバイスアドレ
ス信号線14a、14bを介して順次各デバイス選択回
路134 、132 、133 、134に供給される
上記各デバイス選択回路131 、132 、133 
134は、デバイスアドレス信号線14a、14bを介
してデバイス選択アドレスを入力すると、デバイス選択
信号検出回路LAにより、入力されたデバイス選択アド
レスが対応するデバイスを指定するアドレスであるか否
かを判別し、対応デバイスの指定アドレスであれば、1
11 I+レベルの自己デバイス選択信号(S)を出力
する。即ち、ここでは、入力されたアドレス信号線14
a、14b上の信号が共に“1″であるときのみ、11
1 IIレベルの自己デバイス選択信@(S)を出力す
る。又、デバイスアドレス変換回路LBにより、入力さ
れたデバイス選択アドレスを論理変換し、デバイスアド
レス信号線14a、 14bを介して次段へ出力する。
具体的には、入力されたデバイスアドレス信号線14a
、14b上の信号が“o o ”であれば’11”に変
換し、1101 I+であれば“10″に変換し、“1
0″であれば“00″に変換し、11″であれば001
″に変換して次段に出力する。従って、例えばコントロ
ーラ11より出力される信号線14a、 14b上のデ
バイス選択アドレスが゛”11”であれば、デバイス選
択回路131のデバイス選択信号検出回路LAより自己
デバイス選択信号<8)が出力されて、この信号が対応
するデバイス121に供給されるとともに、同デバイス
アドレス変換回路LBより“01″のデバイス選択アド
レスが信号線14a、14bを介し次段のデバイス選択
回路132に送られる。
このようにして、各デバイス121 、122 、12
3 。
124の選択が行なわれることから、各デバイスのアド
レス設定ミス等による誤動作を生ずる虞れは全くなく、
デバイスアドレス等を同等意識せずに簡単に各デバイス
12r 、 122 、123 、124を接続できる
。又、各デバイス121 、122 、123 、12
4間をデバイスアドレス信号線14a、 14bによっ
て順次接続し、かつ各デバイス選択回路131 、13
2 。
13、 、13.のデバイス選択信号検出回路LA、及
びデバイスアドレス変換回路1Bを極めて少数の論理ゲ
ートによって実現できることから、回路構成が非常に簡
単で、安価に構成できるとともに、故障の発生頻度を大
幅に低減でき、経済的に有利な構成となる。
第2実施例 構成 第2実施例に於けるデバイス選択回路の構成を第2図に
示している。
上記した第1実施例では接続対象デバイスを最大4台と
しているが、ここでは、接続対象デバイスを最大8台と
している。
第2図に於いて、各デバイス選択回路231(i−1,
2,・・・8)内のデバイス選択信号検出回路LAは、
入力されたデバイスアドレス信号線24a。
24b、24c上の3ビツトの信号から自己デバイス選
択信号(S)を検出する。又、デバイスアドレス変換回
路LBは、上記入力されたデバイスアドレス信号線24
a、24b、24C上の3ビツトの信号を論理変換し次
段のデバイス選択回路231(+−1,2,・・・8)
に送出する。
上記デバイス選択信号検出回路LAは、3人力のアンド
ゲートにより構成され、上記デバイスアドレス信号線2
4a、24b、24c上の信号が共に′1”のとき、自
己デバイス選択信号(S)を出力する。又、デバイスア
ドレス変換回路LBは、インバータとアンドゲートと2
個のイクスクルーシブオアゲートとにより構成され、入
力されたデバイスアドレス信号@24a上の信号をイン
バータで反転し、同人力されたデバイスアドレス信号線
24b上の信号を上記インバータの出力信号と反一致論
理和演算し、同人力されたデバイスアドレス信号線24
C上の信号を上記信号線24a、24b上の信号のアン
ドゲート出力と反一致論理和演算してそれぞれ次段へ出
力する。従って、入力されたデバイスアドレス信号線2
4a、24b、24c上の信号が’ o o o ”で
あれば111”に変換して次段に出力し、“OO1”で
あれば“110′”に変換して次段に出力し、” i 
’+ i ”であれば’011”に変換して次段に出力
する。
作用 図示しないコントローラから送出された3ビツトのデバ
イス選択アドレスは各デバイス選択回路231 、23
2 、・・・・・・238間をカスケード接続するデバ
イスアドレス信号線24a、24b、24cを介して順
次台デバイス選択回路231 、232 、・・・・・
・238に供給される。
上記各デバイス選択回路231 、232 、・・・・
・・238は、デバイスアドレス信号線24a、24b
、24cを介してデバイス選択アドレスを入力すると、
デバイス選択信号検出回路LAにより、入力されたデバ
イス選択アドレスが対応するデバイスを指定するアドレ
スであるか否かを判別し、対応デバイスの指定アドレス
であれば、1”レベルの自己デバイス選択信号(S)を
出力する。即ち、ここでは、入力されたアドレス信号線
24a、 24b、 24c上の信号が共に“1′であ
るときのみ、41″レベルの自己デバイス選択信号(S
)を出力する。
又、デバイスアドレス変換回路LBにより、入力された
デバイス選択アドレスを論理゛変換し、デバイスアドレ
ス信号124a、24b、24cを介して次段へ出力す
る。具体的には、入力されたデバイスアドレス信号線2
4a、24b、24c上の信号が000”であれば11
1″に変換し、” o o i ”であれば“110″
に変換し、”010’”であれば“100”に変換し、
“011”であれば1o1″に変換し、“1i i ”
であれば“’011”に変換して次段に出力する。従っ
て、例えばコントローラより出力される信号線24a、
 24b、 24c上のデバイス選択アドレスが” 1
11 ”であれば、デバイス選択回路23!のデバイス
選択信号検出回路LAより自己デバイス選択信号(S)
が出力ざれて、この信号が対応するデバイスに供給され
るとともに、同デバイスアドレス変換回路LBより“0
11 ”のデバイス選択アドレスがデバイスアドレス信
号$124a、 24b、 24cを介し次段のデバイ
ス選択回路232に送られる。
第3実施例 構成 第3実施例に於けるデバイス選択回路の構成を第3図に
示している。
上記した第2実施例では接続対象デバイスを最大8台と
しているが、ここでは、接続対象デバイスを最大16台
としている。
第3図に於いて、各デバイス選択回路331(i−1,
2,・・・16)内のデバイス選択信号検出回路LAは
、入力されたデバイスアドレス信号線34a。
34b、 34G、 34d上の4ビツトの信号から自
己デバイス選択信号(S)を検出する。又、デバイスア
ドレス変換回路LBは、上記入力されたデバイスアドレ
ス信号@34a、 34b、 34c、 34d上の4
ビツトの信号を論理変換し、次段のデバイス選択回路3
31゜1  (i=2.3.・・・16)に送出する。
上記デバイス選択信号検出回路LAは、4人力のアンド
ゲートにより構成され、上記デバイスアドレス信号線3
4a、 34b、 34c、 34d上の信号が共に1
″のとき、自己デバイス選択信号(S)を出力する。又
、デバイスアドレス変換回路LBは、インバータと2個
のアンドゲートと3個のイクスクルーシブオアゲートと
により構成され、入力されたデバイスアドレス信号93
48上の信号をインバータで反転し、同人力されたデバ
イスアドレス信号線34b上の信号を上記インバータの
出力信号と反一致論理和演算し、同人力されたデバイス
アドレス信号9340上の信号を出力信号線24a。
24b上の論理積出力と反一致論理和演算し、同人力さ
れたデバイスアドレス信号134d上の信号を出力信号
線34a、34b、34C上の論理積出力と反一致論理
和演算してそれぞれ次段へ出力する。従って、入力され
たデバイスアドレス信号線34a。
34b、 34c、 34d上の信号が’oooo°′
であれば’1111″に変換して次段に出力し、′00
01″であれば1110”に変換して次段に出力し、1
111”であれば°“0111 ”に変換して次段に出
力する。
作用 図示しないコントローラから送出された4ビツトのデバ
イス選択アドレスは各デバイス選択回路331 、33
2 、・・・・・・3316間をカスケード接続するデ
バイスアドレス信号線34a 、 34b 、 34c
 、 34dを介して順次台デバイス選択回路33. 
、332 、・・・・・・3316に供給される。
上記各デバイス選択回路331 、332 、・・・・
・・3316は、デバイスアドレス信号線34a、34
b。
34c、34dを介してデバイス選択アドレスを入力す
ると、デバイス選択信号検出回路LAにより、入力され
たデバイス選択アドレスが対応するデバイスを指定する
アドレスであるか否かを判別し、対応デバイスの指定ア
ドレスであれば、II I 11レベルの自己デバイス
選択信号<81を出力する。
即ち、ここでは、入力されたアドレス信号線34a。
34b、 34c、 34d上の信号が共に゛1パであ
るときのみ、“1”レベルの自己デバイス選択信号(S
)を出力する。又、デバイスアドレス変換回路LBによ
り、入力されたデバイス選択アドレスを論理変換し、デ
バイスアドレス信号線34a。
34b、 34C,34dを介して次段へ出力する。具
体的には、入力されたデバイスアドレス信号線34a。
34b 、 34c 、 34d上の信号が“oooo
”であれば“1111”に変換し、” o o o i
 ”であれば“1110”に変換し、“”0010°′
であれば“”1100”に変換し、”0011”であれ
ば“1101″に変換し、” 1111″であれば“0
111”に変換して次段に出力する。従って、例えばコ
ントローラより出力される信号線34a。
34b 、 34c 、 34d上のアドレスが’11
11″であれば、デバイス選択回路33里のデバイス選
択信号検出回路LAより自己デバイス選択信号(S)が
出力されて、この信号が対応するデバイスに供給される
とともに、同デバイスアドレス変換回路LBより“01
11 ”のデバイス選択アドレスがデバイスアドレス信
号線34a 、 34b 、 34c 、 34dを介
し次段のデバイス選択回路332に送られる。
第4実施例 構成及び作用 第4実施例に於けるデバイス選択回路の構成を第4図に
示している。
上述した実施例は何れもデバイス選択アドレス(機器ア
ドレス)とデバイス接続ポジション<m器番号#)とが
対応しない論理構成であったが、ここではデバイス選択
アドレス(機器アドレス)とデバイスの接続順序(機器
番号#)とを対応付けることのできるようにしたもので
ある。
即ち、ここでは、入力された信号線44b上の信号をイ
ンバータで反転してデバイス選択信号検出回路LAを構
成するアンドゲートに入力する構成としたもので、これ
により、コントローラ側から出力されるデバイス選択ア
ドレスが“01″のとき、初段の即ち第1番目(II器
番号#1)のデバイスに対応するデバイス選択回路43
1内のデバイス選択信号検出回路LAより“1”レベル
の自己デバイス選択信号(S)が出力され、同様にデバ
イス選択アドレスが°’10″のとき第2番目(機器番
号#2)のデバイスに対応するデバイス選択回路432
内のデバイス選択信号検出回路LAより“1”レベルの
自己デバイス選択信号(S)が出力され、デバイス選択
アドレスが“11″のとき第31目(機器番号#3)の
デバイスに対応するデバイス選択回路433のデバイス
選択信号検出回路LAより“1″レベルの自己デバイス
選択信号(S)が出力され、デバイス選択アドレスが“
OO”のとき第4番目(機器番号#4)のデバイスに対
応するデバイス選択回路434のデバイス選択信号検出
回路LAより“1″レベルの自己デバイス選択信号(S
)が出力される。
このようなデバイスアドレスとデバイス接続位置との対
応付けにより、システム全体の管理、メンテナンス等に
於いて非常に有利な構成となる。
第5実施例 構成及び作用 第5実施例に於けるデバイス選択回路の構成を第5図に
示している。
この第5実施例も上記第4実施例と同様にデバイス選択
アドレス(機器アドレス)とデバイスの接続順序(機器
番号)とを対応付けることのできるようにしたものであ
るが、上記第4実施例が接続可能なデバイス数を4台と
しているのに対し、ここでは8台としている。
即ち、ここでは、入力された信号線54b、54C上の
信号をインバータで反転してデバイス選択信号検出回路
LAを構成するアンドゲートに入力する構成としたもの
で、これにより、コントローラ側から出力されるデバイ
ス選択アドレスが“001′のとき、初段の即ち第1番
目(機器番号#1)のデバイスに対応するデバイス選択
回路531内のデバイス選択信号検出回路LAより“1
″レベルの自己デバイス選択信号(S)が出力され、同
様にデバイス選択アドレスが“010 ”のとき第2番
目(Ill器番号#2)のデバイスに対応するデバイス
選択回路532内のデバイス選択信号検出回路LAより
゛1°゛レベルの自己デバイス選択信号(S)が出力さ
れ、デバイス選択アドレスが“011”のとき第3番目
(機器番号#3)のデバイスに対応するデバイス選択回
路533のデバイス選択信号検出回路LAより゛′1#
レベルの自己デバイス選択信号(S)が出力され、デバ
イス選択アドレスが000”のとき第8番目(機器番号
#8)のデバイスに対応するデバイス選択回路538の
デバイス選択信号検出回路LAより゛1″レベルの自己
デバイス選択信号(S)が出力される。
このようなデバイスアドレスとデバイス接続位置との対
応付けにより、システム全体の管理、メンテナンス等に
於いて非常に有利な構成となる。
第6実施例 構成 第6図は、接続対象デバイス即ち選択対象デバイスを最
大4台とし、各デバイスがそれぞれアダプタ(ドライバ
/レシーバ)を介してコントローラに接続された場合の
構成を示している。
第6図(a)に於いて、61は4台の例えば磁気ディス
クドライブユニット等の同一種デバイスを制御対象下に
おく例えば磁気ディスクIll ’I!J H置等のコ
ントローラ(CNT) 、 621.622 、62:
l 。
624はそれぞれ上記コントローラ61の制御対象下に
おかれたデバイスである。このデバイス621゜622
 、623 、624は、それぞれ複数単位でアダプタ
(ドライバ/レシーバ) BOA 、 60Bを介し、
上記コントローラ61に接続されるもので、ここではア
ダプタ60Aを介してデバイス62. 、622が接続
され、アダプタ60Bを介してデバイス623 、62
4が接続される。63Aはデバイス62. 、622が
接続されたアダプタ60Aに対応して設けられたデバイ
ス選択回路、6313はデバイス623 、624が接
続されたアダプタ60Bに対応して設けられたデバイス
選択回路である。64a、64bはコントローラ61及
び各デバイス選択回路63A、638間をカスケード接
続し、コントローラ61から送出されたデバイス選択ア
ドレスを上記各デバイス選択回路63A。
6313に順次送出するためのデバイスアドレス信号線
である。65は上記デバイス選択アドレスを除いた他の
各情報を遺り取りするためのデータバス/コントロール
バス/アドレスバス等の各種信号線である。66は最終
段のデバイス選択回路63Bのデバイスアドレス信号$
1+64a、64b終端部に設けられたターミネータで
ある。
第6図(b)は、上記各アダプタ60A、60Bに対応
して設けられたデバイス選択回路63A、633の内部
構成例を示したもので、図中、LA、LAはデバイス選
択信号検出回路、18.18は段状(カスケード)に接
続されたデバイスアドレス変換回路である。この各デバ
イス選択信号検出回路LA、LA、及びアドレス変換回
路LB、LBの内部の構成は上述した第1実施例から容
易に理解できるので、ここではその説明を省略する。
作用 コントローラ61から送出された2ビツトのデバイス選
択アドレスは、デバイスアドレス信号線64a、64b
を介して順次デバイスアドレス選択回路63A、 63
Bに供給される。
上記各デバイス選択回路63A、633は、デバイスア
ドレス信号$64a、64bを介してデバイス選択アド
レスを入力すると、各デバイス選択信号検出回路LA、
LAにより、入力されたデバイス選択アドレスが対応す
るデバイスを指定するアドレスであるか否かを判別し、
対応デバイスの指定アドレスであれば、111 Nレベ
ルの自己デバイス選択信号(S)を出力する。即ち、こ
こでは、入力されたアドレス信号線64a、64b上の
信号が共に“1”であるときのみ、°゛1″1″レベル
デバイス選択信号(S)を出力する。又、各デバイスア
ドレス変換回路LB、LBにより、入力されたデバイス
選択アドレスを論理変換し、デバイスアドレス信号線6
4a、64bを介して次段へ出力する。
具体的には、入力されたデバイスアドレス信号線64a
、64b上の信号がOO゛′であれば“11″→“01
″に変換して次段に出力し、01″であれば゛”10”
→“00′′に変換して法曹に出力し、“10″であれ
ばo o ”→゛11”に変換して次段に出力し、“1
1″であれば01″→゛10”に変換して次段に出力す
る。従って、例えばコントローラ61より出力される信
号線64a。
64b上のデバイス選択アドレスが“11″であれば、
デバイス選択回路63A内のデバイス62!に対応する
デバイス選択信号検出回路LAより自己デバイス選択信
号(S)が出力されて、この信号が対応するデバイス6
21に供給されるとともに、同デバイスアドレス変換回
路LBより“10”のデバイス選択アドレスが次段のデ
バイス選択回路63Bに送られる。
この第6図に示す構成は、デバイス621 、622、
及びデバイス623 、62.が、それぞれ対応するア
ダプタ60A、及びアダプタ60Bに単独で接続される
ことから、上記各デバイス62. 、622 、623
 。
624に接続されているターミネータは取外す必要がな
い。
第7実施例 構成及び作用 第7実施例に於けるデバイス選択回路の構成を第7図に
示している。
上記した第6図に示す構成は、デバイス選択アドレス(
機器アドレス)とデバイス接続ボジション(機器番号#
)とが対応しない論理構成であったが、ここではデバイ
ス選択アドレス(機器アドレス)とデバイスの接続順序
(I!!器番局番号を対応付けることのできるようにし
たものである。
即ち、ここでは、入力された信号線74b上の信号をイ
ンバータで反転してデバイス選択信号検出回路LAを構
成するアンドゲートに入力する構成としたもので、これ
により、コントローラ側から出力されるデバイス選択ア
ドレスが’oi”のとき、第1段目(機器番号#1)の
デバイスに対応するデバイス選択回路73A内の第1の
デバイス選択信号検出回路LAより“1″レベルの自己
デバイス選択信号(S)が出力され、同様にデバイス選
択アドレスが10′のとき、第2段目(機器番号#2)
のデバイスに対応する同デバイス選択回路73A内の第
2のデバイス選択信号検出回路LAより“1”レベルの
自己デバイス選択信号(S)が出力され、デバイス選択
アドレスが°’11”のとき、第3段目(機器番号#3
)のデバイスに対応するデバイス選択回路73B内の第
1のデバイス選択信号検出回路LAより“1″レベルの
自己デバイス選択信号(S)が出力され、デバイス選択
アドレスが“” o o ”のとき、第4段目(機器番
号#4)のデバイスに対応する同デバイス選択回路73
B内の第2のデバイス選択信号検出回路LAより“1”
レベルの自己デバイス選択信号(S)が出力される。
このようなデバイスアドレスとデバイス接続位置との対
応付けにより、システム全体の管理、メンテナンス等に
於いて非常に有利な構成となる。
第8実施例 構成及び作用 第8実施例に於けるデバイス選択回路の構成を第8図に
示している。
ここでは、選択対象デバイスをグループ分けして、グル
ープ選択と、そのグループ内のデバイス選択とにより一
つのデバイスを選択する構成として、デバイス選択回路
全体の回路素子数を更に少なくしたもので、4台のデバ
イスを2グループに分けて選択制御する場合を例に示し
ている。即ちここでは、2本のアドレス信号線84a、
84bのうちの1本の信号線84aをデバイス選択信号
線として用い、他の1本の信号線84bをグループ選択
信号線として用いている。2つのデバイス選択回路83
A、 83Bそれぞれの各デバイス選択信号検出回路L
A1は、1個の2人カアンドゲートのみにより構成され
、上記デバイス選択信号線84a上の信号と、上記グル
ープ選択信号線84b上の信号が共に“1″のとき、自
己デバイス選択信号(S)を出力する。又、デバイス選
択信号検出回路LA2は、1個の2人カアンドゲートと
1個のインバータにより構成され、上記デバイス選択信
号線84a上の信号が“0”、上記グループ選択信号線
84b上の信号が“1″のとき、自己デバイス選択信号
(S)を出力する。又、デバイスアドレス変換回路LB
は1伺のインバータのみにより構成され、入力されたグ
ループ選択信号線84a上の信号を反転して次段へ出力
する。
このような構成により、コントローラより出力されるデ
バイス選択信号線84a上の信号、及びグループ選択信
号線84t)上の信号が共に“1″であるとき、第1グ
ループのデバイス選択回路83A内のデバイス選択信号
検出回路LAIより゛1nレベルの自己デバイス選択信
M(S)が出力され、上記デバイス選択信号線84a上
の信号が“O”、グループ選択信号線84b上の信号が
“1′′であるとき、同じく第1グループのデバイス選
択回路83A内のデバイス選択信号検出回路LA2より
“1″レベルの自己デバイス選択信号(S)が出力され
、上記デバイス選択信号9B4a上の信号が“1”、グ
ループ選択信号$184b上の信号が“0′。
であるとき、第2グループのデバイス選択回路83B内
のデバイス選択信号検出回路LAIより°゛1″1″レ
ベルデバイス選択信号(S)が出力され、上記デバイス
選択信号線84a上の信号、及びグループ選択信号線8
4b上の信号が共にOI+であるとき、第2グループの
デバイス選択回路73A内のデバイス選択信号検出回路
LA2より“1°ルベルの自己デバイス選択信号(S)
が出力される。
このようなグループ選択機能をもたせることにより、上
記第1図の構成に比してデバイス選択回路全体の回路素
子を大幅に削減できる。
第9実施例 構成及び作用 第9実施例に於けるデバイス選択回路の構成を第9図に
示している。
この第9実施例も上記第8実施例と同様に、選択対象デ
バイスをグループ分けしたものであるが、ここでは8台
のデバイスを4グループに分けて選択制御する場合を例
に示している。即ちここでは、3本のアドレス信号線9
4a 、 94b 、 94cのうちの1本の信号線9
4aをデバイス選択信号線として用い、他の2本の信号
線94b、94Cをグループ選択信号線として用いてい
る。4つのデバイス選択回路93A 、 93B 、 
93G 、 93Dそれぞれには、グループ選択信号線
94b、94c上の信号を入力するグループ選択用のア
ンドゲートAQが設けられる。又、上記デバイス選択回
路93A、 93B、 93G、 93D内に設けられ
るデバイス選択信号検出回路しA1は、1個の2人カア
ンドゲートのみにより構成され、上記デバイス選択信号
線94a上の信号と、上記グループ選択用アンドゲート
AQの出力信号が共に“1″のとき、自己デバイス選択
信号(S)を出力する。又、デバイス選択信号検出回路
LA2は、1個の2人カアンドゲートと1111i1の
インバータにより構成され、上記デバイス選択信号線9
4a上の信号が“on、上記グループ選択用アンドゲー
トAUの出力信号が“1″のとき、自己デバイス選択信
号(S)を出力する。又、デバイスアドレス変換回路L
8は、インバータとイクスクルーシブオアゲートとによ
り構成され、入力されたグループ選択信号線94b上の
信号をインバー)で反転して次段へ出力すると共に、同
人力されたデバイスアドレス信号線94C上の信号を上
記インバータの出力信号と反一致論理和演算して次段へ
出力する。
このような構成により、コントローラより出力されるデ
バイス選択信号線94a上の信号、及びグループ選択信
号線94b、94c上の信号が共に“1″であるとき、
第1グループのデバイス選択回路93A内のデバイス選
択信号検出回路しA1より1”レベルの自己デバイス選
択信号(S)が出力され、上記デバイス選択信号線94
a上の信号が“0′′、グループ選択信号線94b、9
4c上の信号が“1”であるとき、同じ(第1グループ
のデバイス選択回路93A内のデバイス選択信号検出回
路LA2より“1′°レベルの自己デバイス選択信@(
S)が出力され、上記デバイス選択信@ 1s94 a
上の信号が“l 111、グループ選択信号線9th 
、 94cの信号が共に“OIIであるとき、第2グル
ープのデバイス選択回路93B内のデバイス選択信号検
出回路り、INより141 Nレベルの自己デバイス選
択信号(S)が出力され、上記デバイス選択信号線94
a上の信号、及びグループ選択信号線94b、94c上
の信号が共にO”であるとき、第2グループのデバイス
選択回路933内のデバイス選択信号検出回路LA2よ
り゛1°ルベルの自己デバイス選択信号(S)が出力さ
れ、上記デバイス選択信号線94a上の信号が111+
、グループ選択信号J@94b上の信号が“1°′、グ
ループ選択信号線94b。
94c上の信号が0°°であるとき、第3グループのデ
バイス選択回路93C内のデバイス選択信号検出回路L
AIより“1”レベルの自己デバイス選択信号(S)が
出力され、上記デバイス選択信号JI94a上の信号が
0′、グループ選択信号線94b上の信号が“0”、グ
ループ選択信号1194b。
94c上の信号が“1′であるとき、第4グループのデ
バイス選択回路93Q内のデバイス選択信号検出回路L
A2より゛11Pルベルの自己デバイス選択信号(S)
が出力される。
このようなグループ選択機能をもたせることにより、上
記第1図の構成に比してデバイス選択回路全体の回路素
子を大幅に削減できる。
尚、デバイスの接続台数、デバイス選択アドレスの設定
値、内部論理回路等は上記した実施例に限ることはなく
、本発明の要旨を逸脱しない範囲に於いて、他の接続台
数、アドレス設定値、論理素子構成等であってよい。
[発明の効果] 以上詳述したように本発明のデバイス選択方式によれば
、接続対象となるデバイスそれぞれに対応して、入力さ
れたデバイスアドレスが予め決められた論理値であると
きデバイス選択信号を出力する検出回路と、上記入力さ
れたデバイスアドレスを論理変換し次段のデバイスに送
出するデバイスアドレス変換回路とを設けて、各デバイ
スがそれぞれ対応する検出回路の出力信号により自己デ
バイスの選択指定状態をmraする構成としたことによ
り、デバイスそれぞれに固有の選択信号線を接続するこ
となく、又、各デバイス毎にデバイスアドレス設定機構
等の独自のデバイス選択機構を何ら用意することなく、
各デバイスそれぞれに共通の簡単な回路にて、設定アド
レス等を回答意識せず、共通のデバイス選択信号線に任
意の数のデバイスを簡単に接続することができる。
又、本発明のデバイス選択方式によれば、接続対象とな
る機器グループそれぞれに対応して、入力されたアドレ
スが予め決められた第1の論理値であるとき機器グルー
プ選択信号を出力する第1の検出回路と、この第1の検
出回路が機器グループ選択信号を出力している際に上記
アドレスが予め決められた第2の論理値であるときデバ
イス選択信号を出力する第2の検出回路と、上記入力さ
れたアドレスを論理変換し次段の機器グループに送出す
るアドレス変換回路とを設けて、各機器グループのデバ
イスがそれぞれ対応する第2の検出回路の出力信号によ
り自己デバイスの選択指定状態を!IIIする構成とし
たことにより、デバイスそれぞれに固有の選択信号線を
接続す゛ることなく、又、各デバイス毎にデバイスアド
レス設定機構等の独自のデバイス選択機構を何ら用意す
ることなく、各デバイスそれぞれに共通の簡単な回路に
て、設定アドレス等を回答意識せず、共通のデバイス選
択信号線に任意の数のデバイスを簡単に接続することが
できる。
【図面の簡単な説明】
第1図は本発明の第1実施例による回路ブロック図、第
2図は同第2実施例による要部の回路構成を示す図、第
3図は同第3実施例による要部の回路構成を示す図、第
4図は同第4実施例による要部の回路構成を示す図、第
5図は同第5実施例による要部の回路構成を示す図、第
6図(a)は同第6実施例による回路ブロック図、同図
(b)は同第6実施例による要部の回路構成を示す図、
第7図は同第7実施例による要部の回路構成を示す図1
、第8図は同第8実施例による要部の回路構成を示す図
、第9図は同第9実施例による要部の回路構成を示す図
である。 11、61・・・コントローラ(CNT) 、12t 
、 122 。 123 、12.・・・デバイス、131 、132 
、133 、13..23i 、33i 、43i 、
 53i 、 63A、 633.731183、.9
31−・・デバイス選択回路、14a、 14b。 24a、 24b、 24c134a、 34b、 3
4c、 34d144a、 44b、 54a、 54
b、 54c、64a、 64b。 74a、 74b、 84a、 84b、 94a、 
94b、 94c・・・デバイスアドレス信号線、60
A、 60B・・・アダプタ、LA、LAl 、LA2
・・・デバイス選択信号検出回路、LB・・・デバイス
アドレス変換回路。 出願人代理人 弁理士 鈴 江 武 彦第4図 第5図

Claims (2)

    【特許請求の範囲】
  1. (1)、単一の制御手段により複数の同一種デバイスを
    デバイス単位で選択的に制御するシステムに於いて、上
    記デバイス各々に対応して、入力されたデバイスアドレ
    スが特定の信号パターンであるときデバイス選択信号を
    出力する各デバイスに共通のデバイス選択信号検出回路
    と、上記入力されたデバイスアドレスの信号パターンを
    変換し次段のデバイスに送出する各デバイスに共通のデ
    バイスアドレス変換回路とを設け、各デバイスがそれぞ
    れ対応するデバイス選択信号検出回路の出力信号を受け
    て自己デバイスの選択指定状態を認識することを特徴と
    したデバイス選択方式。
  2. (2)、複数の機器グループそれぞれのデバイスを選択
    的に制御するシステムに於いて、上記機器グループ各々
    に対応して、入力されたアドレスが第1の特定信号パタ
    ーンであるとき機器グループ選択信号を出力する第1の
    回路、及び上記第1の回路が機器グループ選択信号を出
    力している際に上記アドレスが第2の特定信号パターン
    であるときデバイス選択信号を出力する第2の回路を有
    してなる各機器グループに共通の検出回路と、上記入力
    されたアドレスの信号パターンを変換し次段の機器グル
    ープに送出する各機器グループに共通のアドレス変換回
    路とを設け、各機器グループのデバイスがそれぞれ対応
    する検出回路の出力信号を受けて自己デバイスの選択指
    定状態を認識することを特徴としたデバイス選択方式。
JP11750885A 1985-05-30 1985-05-30 デバイス選択方式 Pending JPS61275953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11750885A JPS61275953A (ja) 1985-05-30 1985-05-30 デバイス選択方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11750885A JPS61275953A (ja) 1985-05-30 1985-05-30 デバイス選択方式

Publications (1)

Publication Number Publication Date
JPS61275953A true JPS61275953A (ja) 1986-12-06

Family

ID=14713492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11750885A Pending JPS61275953A (ja) 1985-05-30 1985-05-30 デバイス選択方式

Country Status (1)

Country Link
JP (1) JPS61275953A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488735A (en) * 1987-09-30 1989-04-03 Toshiba Corp Extending system for disk reproducing device
JPH01297755A (ja) * 1988-05-26 1989-11-30 Nec Ibaraki Ltd 周辺装置の選択方式
JP2009294772A (ja) * 2008-06-03 2009-12-17 Fujitsu Ltd スイッチ装置、ストレージシステム、およびルーティング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488735A (en) * 1987-09-30 1989-04-03 Toshiba Corp Extending system for disk reproducing device
JPH01297755A (ja) * 1988-05-26 1989-11-30 Nec Ibaraki Ltd 周辺装置の選択方式
JP2009294772A (ja) * 2008-06-03 2009-12-17 Fujitsu Ltd スイッチ装置、ストレージシステム、およびルーティング方法
JP4712069B2 (ja) * 2008-06-03 2011-06-29 富士通株式会社 スイッチ装置、ストレージシステム、およびルーティング方法
US8130779B2 (en) 2008-06-03 2012-03-06 Fujitsu Limited Switch device, storage system, and routing method determining output port for a frame based on hop count

Similar Documents

Publication Publication Date Title
JPS5981995A (ja) 交換方式
EP0202602A2 (en) Optical fiber data link system
GB2063015A (en) Circuit for handling conversation data in a distributed processing telex exchange
JPS59501730A (ja) パルス符号変調デジタル自動ブランチ交換局
JPH0347786B2 (ja)
JPS61275953A (ja) デバイス選択方式
JPS6119193B2 (ja)
JPS6224741A (ja) 多重伝送方式
EP0830766A1 (en) A digital data bus system including arbitration
US6026094A (en) Digital data bus system including arbitration
JPH0244200B2 (ja)
US5511225A (en) Programmable controller for controlling output of control system by having configuration circuit cooperating with monitor logic to selectively transmit return output frame
JPH05344137A (ja) データ伝送システム
US4488295A (en) Alarm immune program signal
US6738389B1 (en) Circuit and method for performing partial parallel data transfer in a communications system
JPS6144428B2 (ja)
JPH09218845A (ja) 外部接続機器の選択方式
JPH01296835A (ja) 直列制御装置
CA1058764A (en) Serial data reception system
KR850001263B1 (ko) 피씨엠 음성신호 교환회로와 마이크로프로세서간에 어드레스버스 및 데이타버스를 배열하는 방법
JPH0255434A (ja) コードジェネレータ
JPS63169125A (ja) D/a変換器
KR100251697B1 (ko) 전자교환기내 대국간 신호처리부의 채널 확장장치
CN112311405A (zh) 接收器的物理层中的集成电路及接收器的物理层
JPH07226723A (ja) 回線試験回路