JPS61269368A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS61269368A JPS61269368A JP60111801A JP11180185A JPS61269368A JP S61269368 A JPS61269368 A JP S61269368A JP 60111801 A JP60111801 A JP 60111801A JP 11180185 A JP11180185 A JP 11180185A JP S61269368 A JPS61269368 A JP S61269368A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- channel
- vertical transfer
- vertical
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000001444 catalytic combustion detection Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は電荷転送型の２次元面体撮像素子に関し、特に
同時に２水平列の信号を読み出す固体撮像素子に関する
ものである。
同時に２水平列の信号を読み出す固体撮像素子に関する
ものである。
〈発明の概要〉
本発明は、光電交換を行なう２次元配列された受光画素
と、電荷転送を行なう垂直転送チャネル及び水平転送チ
ャネルを有する２次元面体撮像素子において、水平方向
に隣接したいずれの２画素の間にも２本の垂直転送チャ
ネルが存在するようになすと共にこの垂直転送チャネル
の転送方向を１チャネル毎に交互に逆方向となるように
成して同時に２水平列の信号を読み出すようにしたもの
である。
と、電荷転送を行なう垂直転送チャネル及び水平転送チ
ャネルを有する２次元面体撮像素子において、水平方向
に隣接したいずれの２画素の間にも２本の垂直転送チャ
ネルが存在するようになすと共にこの垂直転送チャネル
の転送方向を１チャネル毎に交互に逆方向となるように
成して同時に２水平列の信号を読み出すようにしたもの
である。
〈従来の技術〉
従来より２次元面体撮像素子には、信号の読み出し方に
よりＭＯＳスイッチングトランジスタを用いる方式、Ｃ
ＣＤなどの電荷転送素子を用いる方式等が存在するが、
雑音の低さから一般に電荷転送方式の方が優れている。
よりＭＯＳスイッチングトランジスタを用いる方式、Ｃ
ＣＤなどの電荷転送素子を用いる方式等が存在するが、
雑音の低さから一般に電荷転送方式の方が優れている。
一方、通常の構成の電荷転送型撮像素子では、２次元に
配列された受光画素の信号を互いに混合させることなく
一度に全て読み出すことは不可能である。即ちフレーム
転送型素子のように上下に隣接する２画素の信号を加算
して毎フィールドを読み出すか、インターライン転送型
素子のようにフィールドごとに半数の画素を交互に読み
出すかしかできない。従って前者では垂直解像度の低下
を、後者では動きの早い被写体への応答の劣化をそれぞ
れ招（。
配列された受光画素の信号を互いに混合させることなく
一度に全て読み出すことは不可能である。即ちフレーム
転送型素子のように上下に隣接する２画素の信号を加算
して毎フィールドを読み出すか、インターライン転送型
素子のようにフィールドごとに半数の画素を交互に読み
出すかしかできない。従って前者では垂直解像度の低下
を、後者では動きの早い被写体への応答の劣化をそれぞ
れ招（。
以上の問題を解決するため、電荷転送素子により構成し
た転送チャネルにおいて、垂直転送チャネルは垂直画素
列数の２倍の本数を設け、水平転送チャネルも従来の半
分のビット・ピッチで１本ないし従来と同じビット・ピ
ッチで２本とすることにより、単位時間当り信号の読み
出し率を２倍に高める方法が提案されて゛おり、これに
より１水平走査期間（ＩＨ）内に２水平列読み８すこと
が可能となって、毎フィールド全画素情報が読み出され
る。
た転送チャネルにおいて、垂直転送チャネルは垂直画素
列数の２倍の本数を設け、水平転送チャネルも従来の半
分のビット・ピッチで１本ないし従来と同じビット・ピ
ッチで２本とすることにより、単位時間当り信号の読み
出し率を２倍に高める方法が提案されて゛おり、これに
より１水平走査期間（ＩＨ）内に２水平列読み８すこと
が可能となって、毎フィールド全画素情報が読み出され
る。
〈発明が解決しようとする問題点〉
しかしながら、上記の場合垂直転送チャネルの密度が倍
になることから製作上の困難さが生じる。
になることから製作上の困難さが生じる。
また水平画素ピッチは水平解像度に対応するため十分小
さくする必要がある。従って水平転送チャネルはビット
・ピッチを小さくするよりも、ビット・ピッチを変えず
に２本とする方が容易である。
さくする必要がある。従って水平転送チャネルはビット
・ピッチを小さくするよりも、ビット・ピッチを変えず
に２本とする方が容易である。
一方倍密度となった垂直転送チャネルは全て同一方向へ
信号電荷を送るから、この垂直転送チャネルから２本並
んだ水平転送チャネルへ信号電荷を移す部分の構成は極
めて複雑かつ製作困難なものとなる。
信号電荷を送るから、この垂直転送チャネルから２本並
んだ水平転送チャネルへ信号電荷を移す部分の構成は極
めて複雑かつ製作困難なものとなる。
本発明は以上のような問題点に鑑みて創案されたもので
、垂直転送チャネルの密度が従来の２倍であるにもかか
わらず垂直転送チャネルから水平転送チャネルへ電荷を
移す部分が従来と同じ容易さで構成可能となした固体撮
像素子を提供することを目的としている。
、垂直転送チャネルの密度が従来の２倍であるにもかか
わらず垂直転送チャネルから水平転送チャネルへ電荷を
移す部分が従来と同じ容易さで構成可能となした固体撮
像素子を提供することを目的としている。
く問題点を解決するための手段〉
本発明の固体撮像素子は、光電変換を行なう２次元配列
された受光画素と、電荷転送を行なう垂直転送チャネル
及び水平転送チャネルとを有し、水平方向に隣接したい
ずれの２画素の間にも２本の垂直転送チャネルが存在す
るように上記の垂直転送チャネルを設け、この垂直転送
チャネルの転送方向を１チャネル毎に交互に逆方向とな
す手段を設け、かつ上記の水平転送チャネルを２次元画
素配列の上端部及び下端部にそれぞれ設けるように構成
している。
された受光画素と、電荷転送を行なう垂直転送チャネル
及び水平転送チャネルとを有し、水平方向に隣接したい
ずれの２画素の間にも２本の垂直転送チャネルが存在す
るように上記の垂直転送チャネルを設け、この垂直転送
チャネルの転送方向を１チャネル毎に交互に逆方向とな
す手段を設け、かつ上記の水平転送チャネルを２次元画
素配列の上端部及び下端部にそれぞれ設けるように構成
している。
く作用〉
上記の如き構成により、２水平列の信号が同時に読み出
されることになる。
されることになる。
〈実施例〉
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例の構成を示す平面図である。
第１図において、一点鎖線で示された内側部分が活性領
域であり、該活性領域には水平及び垂直の各画素位置に
配列された複数個のフォトダイオード部（Ｐ、Ｉ））が
設けられると共に、各水平方向に隣接したいずれの２画
素位置のフォトダイオード部（Ｐ、Ｄ、）の間にも２本
の垂直転送チャネル部（ＣＣＤ）が設けられ、更に２次
元画素配列の上端部及び下端部にそれぞれ水平転送チャ
ネル部（図示せず）が設けられている。また上記活性領
域の外側はチャネル阻止領域となっている。
域であり、該活性領域には水平及び垂直の各画素位置に
配列された複数個のフォトダイオード部（Ｐ、Ｉ））が
設けられると共に、各水平方向に隣接したいずれの２画
素位置のフォトダイオード部（Ｐ、Ｄ、）の間にも２本
の垂直転送チャネル部（ＣＣＤ）が設けられ、更に２次
元画素配列の上端部及び下端部にそれぞれ水平転送チャ
ネル部（図示せず）が設けられている。また上記活性領
域の外側はチャネル阻止領域となっている。
各垂直転送チャネルは破線で示す下側のゲートＧ 、
Ｇ３及び実線で示す上側のゲートＧ２．Ｇ４の２層ゲー
トで駆動され、各ゲートＧ −Ｇ にはそれぞれ４
相クロックφ７７．φ７□、φｖ３及びφｖ４が印加さ
れるが、隣接する２本の垂直転送チャネル部（ＣＣＤ）
において、電極の配置がφｖ１とφｖ２の間及びφｖ３
とφｖ４の間で入れ替えられている。即ち２画素位置の
フォトダイオード部（Ｐ。
Ｇ３及び実線で示す上側のゲートＧ２．Ｇ４の２層ゲー
トで駆動され、各ゲートＧ −Ｇ にはそれぞれ４
相クロックφ７７．φ７□、φｖ３及びφｖ４が印加さ
れるが、隣接する２本の垂直転送チャネル部（ＣＣＤ）
において、電極の配置がφｖ１とφｖ２の間及びφｖ３
とφｖ４の間で入れ替えられている。即ち２画素位置の
フォトダイオード部（Ｐ。
Ｄ、）の間に２本設けられた垂直転送チャネル部（ＣＣ
Ｄ）において、その左側のチャネル部には上からの下方
向に向かって転送ゲートがＧ、 、 Ｇ２゜Ｇ 、Ｇ
４ 、Ｇ、、Ｇ２ 、・・・の順序となるように設けら
れ、右側のチャネル部には上から下方向に向って転送ゲ
ートがＧ 、Ｇ 、Ｇ４ 、Ｇ３ 、Ｇ２゜Ｇ１．
・・・の順序となるように設けられている。
Ｄ）において、その左側のチャネル部には上からの下方
向に向かって転送ゲートがＧ、 、 Ｇ２゜Ｇ 、Ｇ
４ 、Ｇ、、Ｇ２ 、・・・の順序となるように設けら
れ、右側のチャネル部には上から下方向に向って転送ゲ
ートがＧ 、Ｇ 、Ｇ４ 、Ｇ３ 、Ｇ２゜Ｇ１．
・・・の順序となるように設けられている。
従ってクロックの順番が互いに逆方向となり、電荷の転
送方向が第１図に矢印で示すように逆となる。即ち各垂
直転送チャネル部（ＣＣＤ）は共通の転送りロックφ９
３．φ７□、φｖ８及びφｖ４によって駆動されるにも
かかわらず、ｌチャネルおきに交互に逆方向へ電荷を転
送することとなる。
送方向が第１図に矢印で示すように逆となる。即ち各垂
直転送チャネル部（ＣＣＤ）は共通の転送りロックφ９
３．φ７□、φｖ８及びφｖ４によって駆動されるにも
かかわらず、ｌチャネルおきに交互に逆方向へ電荷を転
送することとなる。
第１図の場合、実際には次のように駆動される。
なお、チャネルはＮ型とし、クロスハツチ部０Ｈ。
にはポテンシャルバリヤを設けるものとする。
各クロックが３値の電圧ｖＨ２ｖ１．ｖＬ（ｖＨ〉Ｖ
＞ＶＬ ）を取り得るようにされた上で、ま！ ず上端より第ｎ番目のゲートＧ２のクロック〜２をｖＨ
とした後、全クロックをｖＩ とＶＬの間で駆動させ
る。これにより当該ゲートＧ２ （φｖ２）下にあるク
ロスハツチ部Ｃ，）Ｌで転送チャネルと境を接するフォ
トダイオード（２水平列の画素に相当している）の信号
が同時に別々の垂直転送チャネルへ読み出された後、一
方の水平列上の画素信号は上方へ、他方の水平列上の画
素信号は下方へ転送される。次に上端より第ｎ番目のゲ
ートＧ４のクロックφ をＶ とした後、全クロックを
ｖ１Ｖ４ Ｈ とｖＬの間で駆動させることにより、次の２水平列の画
素の信号が同様にして読み出される。以下上記動作を上
から下へ順次繰返すことにより、全画素信号が２水平列
ごとに読み出されてゆく。
＞ＶＬ ）を取り得るようにされた上で、ま！ ず上端より第ｎ番目のゲートＧ２のクロック〜２をｖＨ
とした後、全クロックをｖＩ とＶＬの間で駆動させ
る。これにより当該ゲートＧ２ （φｖ２）下にあるク
ロスハツチ部Ｃ，）Ｌで転送チャネルと境を接するフォ
トダイオード（２水平列の画素に相当している）の信号
が同時に別々の垂直転送チャネルへ読み出された後、一
方の水平列上の画素信号は上方へ、他方の水平列上の画
素信号は下方へ転送される。次に上端より第ｎ番目のゲ
ートＧ４のクロックφ をＶ とした後、全クロックを
ｖ１Ｖ４ Ｈ とｖＬの間で駆動させることにより、次の２水平列の画
素の信号が同様にして読み出される。以下上記動作を上
から下へ順次繰返すことにより、全画素信号が２水平列
ごとに読み出されてゆく。
第２図は本発明の他の実施例の構成を示す平面図、第３
図（ａ）は第２図におけるＡ−Ａ’部分の断面を示す図
、同図（ｂｌは同部分のポテンシャルプロフィル図、同
図（Ｃ１は第２図におけるＢ−Ｂ’部分の断面を示す図
、同図（ｄｌは同部分のポテンシャルプロフィル図であ
る。
図（ａ）は第２図におけるＡ−Ａ’部分の断面を示す図
、同図（ｂｌは同部分のポテンシャルプロフィル図、同
図（Ｃ１は第２図におけるＢ−Ｂ’部分の断面を示す図
、同図（ｄｌは同部分のポテンシャルプロフィル図であ
る。
第２図において、一点鎖線で示された内側部分が活性領
域であり、この活性領域には水平及び垂直の各画素位置
に配列された複数個のフォトダイオード部（Ｐ、Ｄ、）
が設けられると共に、各水平方向に隣接したいずれの２
画素位置のフォトダイオード部（Ｐ、Ｉｌ）の間にも２
本の垂直転送チャネル部（ＣＣＤ）が設けられ、更に２
次元画素配列の上端部及び下端部にそれぞれ水平転送チ
ャネル部（図示せず）が設けらｎている。また上記活性
領域の外側はチャネル阻止領域となっている。
域であり、この活性領域には水平及び垂直の各画素位置
に配列された複数個のフォトダイオード部（Ｐ、Ｄ、）
が設けられると共に、各水平方向に隣接したいずれの２
画素位置のフォトダイオード部（Ｐ、Ｉｌ）の間にも２
本の垂直転送チャネル部（ＣＣＤ）が設けられ、更に２
次元画素配列の上端部及び下端部にそれぞれ水平転送チ
ャネル部（図示せず）が設けらｎている。また上記活性
領域の外側はチャネル阻止領域となっている。
各垂直転送チャネルは実線で示す上側のゲートＧ１ 、
Ｇ２及び破線で示す下側のグー）Ｇ、’。
Ｇ２及び破線で示す下側のグー）Ｇ、’。
Ｇ２１の２層のゲート構造に構成されており、ゲートＧ
、、Ｇ、’にはクロックφ７、が印加され、ゲートＧ２
，６２′にはクロックφ７□が印加されて駆動されるが
、隣接する２本の垂直転送チャネル部において、ゲート
の配置が上層と下層とで互いに逆になっている。即ち第
３図（ａｌ及び（Ｃ１に示すように、例えばＡ−Ａ’部
分において上層ゲートＧ２が左方向（第２図における上
方向）に延設され、下層ゲート０２′が右方向（第２図
における下方向）に延設されているのに対して、Ｂ−Ｂ
’部分においては上層ゲートＧ２が右方向（第２図にお
ける下方向）に延設され、下層ゲート０２′が左方向（
第２図に詔ける上方向）に延設されている。ここで上層
ゲートＧ 、Ｇ２ 、の下層の第２図における斜線部（
第８図［ａｌ及び（Ｃ）におけるＸＸＸ印で示した部分
）のみ不純物のイオン注入などにより下層ゲート下に比
ベポテンシャルが低くされバリヤが形成されている。従
って第３図ｔｂｌ及び（ｄｌより明らかなように２相ク
ロツクφ７□及びφ７□を上記バリヤより高い振幅（Ｖ
、−ＶＬ）で印加すると、隣接する２本の垂直転送チャ
ネルは互いに逆方向に信号電荷を転送することになる。
、、Ｇ、’にはクロックφ７、が印加され、ゲートＧ２
，６２′にはクロックφ７□が印加されて駆動されるが
、隣接する２本の垂直転送チャネル部において、ゲート
の配置が上層と下層とで互いに逆になっている。即ち第
３図（ａｌ及び（Ｃ１に示すように、例えばＡ−Ａ’部
分において上層ゲートＧ２が左方向（第２図における上
方向）に延設され、下層ゲート０２′が右方向（第２図
における下方向）に延設されているのに対して、Ｂ−Ｂ
’部分においては上層ゲートＧ２が右方向（第２図にお
ける下方向）に延設され、下層ゲート０２′が左方向（
第２図に詔ける上方向）に延設されている。ここで上層
ゲートＧ 、Ｇ２ 、の下層の第２図における斜線部（
第８図［ａｌ及び（Ｃ）におけるＸＸＸ印で示した部分
）のみ不純物のイオン注入などにより下層ゲート下に比
ベポテンシャルが低くされバリヤが形成されている。従
って第３図ｔｂｌ及び（ｄｌより明らかなように２相ク
ロツクφ７□及びφ７□を上記バリヤより高い振幅（Ｖ
、−ＶＬ）で印加すると、隣接する２本の垂直転送チャ
ネルは互いに逆方向に信号電荷を転送することになる。
即ち、各垂直転送チャネルは共通の転送りロックφ７□
、φ７□によって駆動されるにもかかわらず、１チャネ
ルおきに交互に逆方向に信号電荷を転送することとなる
。
、φ７□によって駆動されるにもかかわらず、１チャネ
ルおきに交互に逆方向に信号電荷を転送することとなる
。
第２図に示す場合も、実際には第１図の場合と同様、次
のように駆動される。
のように駆動される。
なお、チャネルはＮ型とし、クロスハツチ部にはポテン
シャルバリヤを設けるものとする。
シャルバリヤを設けるものとする。
まず上端より第ｎ番目のゲートＧ 、Ｇ、’のり０ツ
クφｖ１をＶＨとした後、全クロックをｖＩ とＶＬの
間で駆動させる。これにより該ゲートＧ１゜Ｇ 、 ／
（φｖ１）下にあるクロスハツチ部で転送チャネルと
境を接するフォトダイオード、即ち２水平列の画素の信
号が同時に別々の垂直転送チャネルへ読み出された後、
一方の水平列上の画素信号は上方へ、他方の水平列上の
画素信号は下方へ転送される。次に上端より第ｎ ＋
１番目のグー）Ｇ１゜０１′のクロックφｖ１をｖＨと
した後、全クロックをｖｌ とｖＬの間で駆動させる
ことにより、次の２水平列の画素の信号が同様にして読
み出される。
クφｖ１をＶＨとした後、全クロックをｖＩ とＶＬの
間で駆動させる。これにより該ゲートＧ１゜Ｇ 、 ／
（φｖ１）下にあるクロスハツチ部で転送チャネルと
境を接するフォトダイオード、即ち２水平列の画素の信
号が同時に別々の垂直転送チャネルへ読み出された後、
一方の水平列上の画素信号は上方へ、他方の水平列上の
画素信号は下方へ転送される。次に上端より第ｎ ＋
１番目のグー）Ｇ１゜０１′のクロックφｖ１をｖＨと
した後、全クロックをｖｌ とｖＬの間で駆動させる
ことにより、次の２水平列の画素の信号が同様にして読
み出される。
以下上記動作を上から下へ順次繰返すことにより全画素
信号が２水平列ごとに読み出されてゆく。
信号が２水平列ごとに読み出されてゆく。
さて、第１図及び第２図で述べた信号読出方法において
は、垂直方向で隣接する２画素の信号は同時に別々の垂
直転送チャネルへ読み出された後、一方は上側へ他方は
下側へ転送されるが、画素の位置から上端までのビット
数と下端までのビット数とは特別の場合を除き一致しな
い。従って通常の転送方法では一方の画素信号が上端に
達するまでの時間と他方の画素信号が下端に達するまで
の時間は通常一致しない。このため、このままでは各画
素信号を２水平列ごと同時読み出しすることができない
。第４図はこの点を改良した固体撮像素子の構造を示す
ブロック図である。
は、垂直方向で隣接する２画素の信号は同時に別々の垂
直転送チャネルへ読み出された後、一方は上側へ他方は
下側へ転送されるが、画素の位置から上端までのビット
数と下端までのビット数とは特別の場合を除き一致しな
い。従って通常の転送方法では一方の画素信号が上端に
達するまでの時間と他方の画素信号が下端に達するまで
の時間は通常一致しない。このため、このままでは各画
素信号を２水平列ごと同時読み出しすることができない
。第４図はこの点を改良した固体撮像素子の構造を示す
ブロック図である。
第４図において、１は画素電荷移送りロック発生器、２
は垂直転送りロック発生器、３及び４は電荷蓄積ゲート
、５及び６はコントロールゲート、７及び８は水平転送
部（Ｈ−ＣＣＤ ）、９及び１０は出力増幅器、１１，
１２．・・・Ｉｎは２次元に配置され受光画素（図示せ
ず）の水平方向に隣接した２画素の間に２本づつ設けら
れた垂直転送チャネル部（ｖ−ｃＣＤ）である。
は垂直転送りロック発生器、３及び４は電荷蓄積ゲート
、５及び６はコントロールゲート、７及び８は水平転送
部（Ｈ−ＣＣＤ ）、９及び１０は出力増幅器、１１，
１２．・・・Ｉｎは２次元に配置され受光画素（図示せ
ず）の水平方向に隣接した２画素の間に２本づつ設けら
れた垂直転送チャネル部（ｖ−ｃＣＤ）である。
第４図において、上端及び下端に各垂直転送チャネル（
Ｖ−ＣＣＤ）１１〜１ｎに対して電荷蓄積領域３及び４
が設けられており、ＩＨ内に垂直転送りロックを垂直ビ
ット数以上の数の周期分高速で印加することにより、上
方へ向う信号も下方へ向う信号もＩＨ内に完全に上記の
電荷蓄積領域３及び４へ転送させられる。従って次の水
平走査が開始される前の水平ブランキング期間内に、コ
ントロールゲート５及び６を用いて蓄積領域３及び４か
らこれらに各々隣接した水平転送部（）１−ＣＣＤ）７
及び８へ信号電荷を移しておけば、これら２本の水平転
送部（Ｈ−ＣＣＤ）７及び８を通常のモードで駆動して
やることにより、画素面上の隣接２水平列に対応したビ
デオ信号を出力アンプ９及び１０を介して同時に得るこ
とができる。
Ｖ−ＣＣＤ）１１〜１ｎに対して電荷蓄積領域３及び４
が設けられており、ＩＨ内に垂直転送りロックを垂直ビ
ット数以上の数の周期分高速で印加することにより、上
方へ向う信号も下方へ向う信号もＩＨ内に完全に上記の
電荷蓄積領域３及び４へ転送させられる。従って次の水
平走査が開始される前の水平ブランキング期間内に、コ
ントロールゲート５及び６を用いて蓄積領域３及び４か
らこれらに各々隣接した水平転送部（）１−ＣＣＤ）７
及び８へ信号電荷を移しておけば、これら２本の水平転
送部（Ｈ−ＣＣＤ）７及び８を通常のモードで駆動して
やることにより、画素面上の隣接２水平列に対応したビ
デオ信号を出力アンプ９及び１０を介して同時に得るこ
とができる。
即ち各画素信号を２水平列ごと同時に、かつ上端から順
次読み出すことが可能となる。
次読み出すことが可能となる。
なお、第４図において１は各画素信号を上端より２水平
列単位でＩｆ（毎に順次、垂直転送チャネル（ｙ−ＣＣ
Ｄ）１１−Ｉ ｎへ移すための移送りロック（高レベル
電圧がＶＨ）の発生器、２は高速の垂直転送りロック（
高レベル電圧がＶｒ ）の発生器である。
列単位でＩｆ（毎に順次、垂直転送チャネル（ｙ−ＣＣ
Ｄ）１１−Ｉ ｎへ移すための移送りロック（高レベル
電圧がＶＨ）の発生器、２は高速の垂直転送りロック（
高レベル電圧がＶｒ ）の発生器である。
上記した本発明の実施例は各垂直転送チャネルの幅が十
分広く垂直転送は速度を除き通常の電荷転送モードで駆
動される場合に適用したものであるが、本発明はこれに
限定されるものではなく、例えば垂直転送チャネルの幅
が通常の場合よりきわめて狭い電荷掃きよせ素子（木股
他、「電荷掃きよせ方式を用いた１／２“固体撮像素子
」、テレビジョン学会技術報告ＴＥＢＳＩ ０１−６．
１９８５）のような場合に總適用可能であることは明ら
かである。また以上の説明においては受光画素の配列が
水平・垂直の場合を例にとって説明したが、受光画素が
正方格子状の配列でなくても、従って垂直転送チャネル
が直線状でなくても、ゲート電極が一定の繰返しパター
ンである限りは本発明が適用可能である。
分広く垂直転送は速度を除き通常の電荷転送モードで駆
動される場合に適用したものであるが、本発明はこれに
限定されるものではなく、例えば垂直転送チャネルの幅
が通常の場合よりきわめて狭い電荷掃きよせ素子（木股
他、「電荷掃きよせ方式を用いた１／２“固体撮像素子
」、テレビジョン学会技術報告ＴＥＢＳＩ ０１−６．
１９８５）のような場合に總適用可能であることは明ら
かである。また以上の説明においては受光画素の配列が
水平・垂直の場合を例にとって説明したが、受光画素が
正方格子状の配列でなくても、従って垂直転送チャネル
が直線状でなくても、ゲート電極が一定の繰返しパター
ンである限りは本発明が適用可能である。
〈発明の効果〉
以上のように本発明によれば、電荷転送型の２次元面体
撮像素子を２水平列同時読み出しする場合に、垂直転送
チャネルから水平転送チャネルへ電荷を移す部分の構成
がきわめて容易となり、画素の縮小化にも十分対応でき
る固体撮像素子を得ることが出来る。
撮像素子を２水平列同時読み出しする場合に、垂直転送
チャネルから水平転送チャネルへ電荷を移す部分の構成
がきわめて容易となり、画素の縮小化にも十分対応でき
る固体撮像素子を得ることが出来る。
第１図は本発明の一実施例の構成を示す平面図、第２図
は本発明の他の実施例の構成を示す平面図、第３図（ａ
）は第２図におけるＡ−Ａ’部分の断面を示す図、同図
（ｂｌは同部分のポテンシャルプロフィル図、同図（Ｃ
１は第２図におけるＢ−Ｂ’部分の断面を示す図、同図
（ｄｌは同部分のポテンシャルプロフィル図、第４図は
本発明を実施した固体撮像素子の構造を示すブロック図
である。 Ｐ、 Ｄ、・・・フォトダイオード（受光画素）、ＣＣ
Ｄ・・・電荷転送チャネル、φ７８．φＶ２１φＶ ３
＋φｖ４・・・垂直転送りロック、ｌ・・・画素電荷
移送りロック発生器、２・・・垂直転送りロック発生器
、３及び４・・・電荷蓄積ゲート、５及び６・・・コン
トロールゲート、７及び８・・・水平転送部、９及び１
０・・・出力増幅器、１１．１２．・・・１ｎ・・・垂
直転送チャネル部。
は本発明の他の実施例の構成を示す平面図、第３図（ａ
）は第２図におけるＡ−Ａ’部分の断面を示す図、同図
（ｂｌは同部分のポテンシャルプロフィル図、同図（Ｃ
１は第２図におけるＢ−Ｂ’部分の断面を示す図、同図
（ｄｌは同部分のポテンシャルプロフィル図、第４図は
本発明を実施した固体撮像素子の構造を示すブロック図
である。 Ｐ、 Ｄ、・・・フォトダイオード（受光画素）、ＣＣ
Ｄ・・・電荷転送チャネル、φ７８．φＶ２１φＶ ３
＋φｖ４・・・垂直転送りロック、ｌ・・・画素電荷
移送りロック発生器、２・・・垂直転送りロック発生器
、３及び４・・・電荷蓄積ゲート、５及び６・・・コン
トロールゲート、７及び８・・・水平転送部、９及び１
０・・・出力増幅器、１１．１２．・・・１ｎ・・・垂
直転送チャネル部。
Claims (1)
- 【特許請求の範囲】 １、光電変換を行なう２次元配列された受光画素と、電
荷転送を行なう垂直転送チャネル及び水平転送チャネル
とを有し、 水平方向に隣接したいずれの２画素の間にも２本の垂直
転送チャネルが存在するよう上記垂直転送チャネルを設
け、 上記垂直転送チャネルの転送方向を１チャネル毎に交互
に逆方向となす手段を設け、 かつ上記水平転送チャネルを上記２次元画素配列の上端
部及び下端部にそれぞれ設けてなることを特徴とする固
体撮像素子。 ２、前記垂直転送チャネルの転送方向を１チャネル毎に
交互に逆方向とする手段は、隣接する該転送チャネル間
でゲート電極を周期的に入れ替えることで構成してなる
ことを特徴とする特許請求の範囲第１項記載の固体撮像
素子。 ３、前記垂直転送チャネルの転送方向を１チャネル毎に
交互に逆方向とする手段は、隣接する該転送チャネル間
で転送の方向付けを互いに逆方向とすることで構成して
なることを特徴とする特許請求の範囲第１項記載の固体
撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111801A JPS61269368A (ja) | 1985-05-23 | 1985-05-23 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111801A JPS61269368A (ja) | 1985-05-23 | 1985-05-23 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269368A true JPS61269368A (ja) | 1986-11-28 |
Family
ID=14570497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111801A Pending JPS61269368A (ja) | 1985-05-23 | 1985-05-23 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160580A (en) * | 1996-09-25 | 2000-12-12 | Nec Corporation | CCD image sensor having two-layered electrode structure |
| JP2004228157A (ja) * | 2003-01-20 | 2004-08-12 | Sony Corp | 固体撮像素子 |
-
1985
- 1985-05-23 JP JP60111801A patent/JPS61269368A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160580A (en) * | 1996-09-25 | 2000-12-12 | Nec Corporation | CCD image sensor having two-layered electrode structure |
| JP2004228157A (ja) * | 2003-01-20 | 2004-08-12 | Sony Corp | 固体撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| JPH07120772B2 (ja) | 固体撮像素子 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| JP2905806B2 (ja) | カラー線形電荷結合素子 | |
| JP3038539B2 (ja) | カラー線形ｃｃｄ映像デバイス及びその駆動方法 | |
| JPS60187187A (ja) | 固体撮像装置およびその駆動方法 | |
| KR100415215B1 (ko) | 고체촬상장치,그구동방법및고체촬상장치를사용한카메라 | |
| JP3008578B2 (ja) | 固体撮像装置 | |
| JPS61269368A (ja) | 固体撮像素子 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| US5523787A (en) | Solid-state imaging device adapted for an interlaced scanning and a non-interlaced scanning and method for driving same | |
| JP3509184B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JP4148606B2 (ja) | 固体撮像素子およびその読み出し方法 | |
| JPH0360226B2 (ja) | ||
| JP3750221B2 (ja) | 固体撮像装置 | |
| JPH0767153B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS59172888A (ja) | 固体撮像装置 | |
| JP3395257B2 (ja) | 固体撮像装置 | |
| JP2532583B2 (ja) | 固体撮像装置 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0560303B2 (ja) | ||
| JPH045308B2 (ja) |