JPS61264751A - 相補性ｍｉｓ型電界効果トランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Ｐチャンネル型のＭＩＳ型電界効果トランジ
スタと、Ｎチャンネル型のＭＩＳ型電界効果トランジス
タとからなる相補性ＭＩＳ型電界効果トランジスタ装置
に関Ｊる。

従来の技術 相補性ＭＩＳ型電界効果トランジスタ装置として、従来
、第５図を伴なって次に述べる構成を存するものが提案
されている。

すなわち、例えばＰ型の例えばシリコン（Ｓｉ）でなる
半導体基板１内に、その主面２側から、Ｎ型の半導体領
域Ｑ１が、Ｐ″ｆ−ｔシンネル型のＭＩＳ型電界効果ト
ランジスタＴ１を形成するための半導体領域として形成
されている。

ざらに、半導体領域Ｑ１上に、導電性層Ｍ１が、ＭＩＳ
型電界効果］・ランジスタＴ１のゲート絶縁層としての
絶縁層１１を介して、ＭＩＳ型電界効果トランジスタＴ
１のゲート電極として形成されている。

また、半導体基板１上に、導電性層Ｍ２が、Ｎチャンネ
ル型のＭＩＳ型電界効果トランジスタＴ２のゲート絶縁
層としての絶縁ｆｆ１Ｉ２を介して、ＭＩＳ型電界効果
トランジスタＴ２のゲート電極として形成されている。

さらに、半導体領域Ｑ１内に、その主面２側から、導電
性層Ｍ１下の領域を挟んだ両位置において、Ｐ型の半導
体領域Ｑ２及びＱ３が、ぞれらの−側縁を、上方からみ
て、導電性１１Ｍ１の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、ＭＩＳ型電界効果トランジスタ
Ｔ１のソース及びドレインとしてそれぞれ形成されてい
る。

また、半導体基板１内に、その主面２側から、Ｎ型の半
導体領域Ｑ４及びＱ５が、それらの−側縁を、上方から
みて、導電性層Ｍ２の側面またはその近傍に沿ってそれ
ぞれ延長させた関係で、ＭＩＳ型電界効果トランジスタ
Ｔ２のソース及びドレインとしてそれぞれ形成されてい
る。

なお、半導体領域Ｑ１内に、その主面２側から、Ｎ型の
半導体領域Ｑ６が、ＭＩＳ型電界効果トランジスタＴ１
を構成するために用いられている半導体領域Ｑ１に所要
の電位を与えるための半導体層として形成され、また、
半導体基板１内に、主面２側から、Ｐ型の半導体領域Ｑ
７が、半導体基板１に所要の電位を与えるための半導体
領域として形成されている。

また、従来、第６図に示ず相補性ＭｒＳ型電界効果トラ
ンジスタ装置も提案されている。

第６図において、第１図との対応部分には同一符号を付
して詳細説明を省略する。

第６図に示す従来相補性ＭＩＳ型電界効果ｉ〜ランジス
タ装置は、第５図で上述した従来の相補性ＭＩＳ型電界
効果トランジスタ装置において、その半導体基板１が、
０．１〜０．０１Ω・Ｃｌｌ１というような低い抵抗率
を有し且つ数十〜数百μｍというような厚い厚さを有す
るＰ＋型の半導体基板本体１ａ上に、数Ω・Ｃ１〜数十
〇・Ｃｌ１１のような高い抵抗率を有し且つ数μｍとい
うような薄い厚さを有するｐ−型の半導体層１ｂが形成
されている構成を有し、そして、その半導体層１ｂに半
導体領域Ｑ２、Ｑ３及びＱ６を形成している半導体領域
Ｑ１と、半導体領域Ｑ４、Ｑ５及びＱ７とが形成されて
いることを除いて、第５図で上述した相補性ＭＩＳ型電
界効果トランジスタ装置と同様の構成を有する。

さらに、従来、第７図に示す相補性ＭＩＳ型電界効果ト
ランジスタ装置も提案されている。

第７図において、第６図との対応部分には同一符号を付
して詳細説明を省略する。

第７図に示す従来の相補性ＭＩＳ型電界効果トランジス
タ装置は、第６図で上述した従来の相補性ＭＩＳ型電界
効果トランジスタ装置において、その半導体層Ｑ１が半
導体基板１の半導体基板本体１ａに達する深さに形成さ
れ、そして、半導体ｗ！ＩＱ１と半導体基板本体１ａと
の連接位置に、ｎ　型の半導体領域Ｑ８が形成されてい
ることを除いて、第６図で上述した従来の相補性ＭＩＳ
型電界効果トランジスタ装置と同様の構成を有する。た
だし、この場合、半導体基板１の半導体基板本体１ａが
、第６図、の場合に比し高い抵抗率を有している。

以上が、従来提案されている相補性ＭＩＳ型電界効果ト
ランジスタ装置の構成である。

第５図、第６図及び第７図で上述した相補性ＭＩＳ型電
界効果トランジスタ装置は、詳細説明は省略するが、Ｍ
ＩＳ型電界効果トランジスタＴ１のドレインとしての半
導体領域Ｑ３と、ＭＩＳ型電界効果トランジスタＴ２の
トレインとしての半導体領域Ｑ５とが互に接続され、ま
た、ＭＩＳ型電界効果トランジスタＴ１のソースとして
の半導体領域Ｑ２が正の電源端子Ｅ１に接続され、さら
に、ＭＩＳ型電界効果トランジスタＴ２のソースとして
の半導体領域Ｑ４が例えば接地端子Ｅ２に接続されてい
る状態で、ＭＩＳ型電界効果トランジスタＴ１及びＴ２
のゲート電極としての導電性ｌｌｆｆ１Ｍ１及びＭ２に
、それらに共通の入力端子３を介して、入力信号を供給
し、また、ＭＩＳ型電界効果トランジスタＴ１及びＴ２
のドレインとしての半導体領域Ｑ３及びＱ５の接続中点
から、出力端子４を介して、出力信号を導出するように
することによって、インバータとしての機能が得られる
。

なお、この場合、半導体領域Ｑ６を電源端子Ｅ１に接続
して、半導体領域Ｑ１に正の電位を与え、また、半導体
領域Ｑ７を接地端子Ｅ２に接続して、半導体基板１に接
地電位を与えて、上述したインバータとしての機能を得
ているのを言過とする。

また、第５図、第６図及びＭ７図で上述した相補性ＭＩ
Ｓ型電界効果トランジスタ装置の場合、上述したインバ
ータとしての機能が、詳細説明は省略するが、少ない消
費電力で、且つ広い動作電圧範囲で得られる、という特
徴を有する。

発明が解決しようとする−１　、 しかしながら、第５図に示す従来の相補性ＭＩＳ型電界
効果トランジスタ装置の場合、ＭＩＳ型電界効果トラン
ジスタＴ１のソースとしてのＰ型の半導体領域Ｑ２と、
ＭＩＳ型電界効果トランジスタＴ１を形成するために用
いられているＮ型の半導体領域Ｑ１と、Ｐ型の半導体基
板１と、ＭＩＳ型電界効果トランジスタＴ２のソースと
してのＮ型の半導体領域Ｑ４とからなる奇生サイリスタ
を構成している。

この寄生サイリスタは、ＭＩＳ型電界効果トランジスタ
Ｔ１のソースとしてのＰ型の半導体領域Ｑ２をエミッタ
、ＭＩＳ型電界効果トランジスタＴ１を形成するために
用いられているＮ型の半導体領ｈｉＱ１をベース、Ｐ型
の半導体基板１をコレクタとしているＮＰＮ型のバイポ
ーラトランジスタ（これを、以下縦型バイポーラトラン
ジスタと称す）と、ＭｒＳ型電界効果トランジスタＴ２
のソースとしてのＮ型の半導体領域Ｑ４をエミッタ、Ｐ
型の半導体基板１をベース、ＭＩＳ型電界効果トランジ
スタＴ１を形成するために用いられているＮ！￥！の半
導体領域Ｑ１をコレクタとしているＮＰＮ型のバイポー
ラトランジスタ（これを、以下横型バイポーラトランジ
スタと称す）とを有し、そして、縦型バイポーラトラン
ジスタのベースと横型バイポーラトランジスタのコレク
タとが互に接続され、また、縦型バイポーラトランジス
タのコレクタと横型バイポーラトランジスタのベースと
が互に接続され、縦型バイポーラトランジスタのエミッ
タが正の電源端子Ｅ１に接続され、横型バイポーラトラ
ンジスタのエミッタが接地端子Ｅ２に接続されている、
という構成を等価回路的に右している。

このため、入力端子３や、出力端子４に雑音が印加され
るなどの原因で、縦型バイポーラトランジスタ及び横型
バイポーラトランジスタのベースにベース電流が流れる
と、それら縦型バイポーラトランジスタ及び横型バイポ
ーラトランジスタ間に正帰還がかかり、それら縦型バイ
ポーラトランジスタ及び横型バイポーラトランジスタが
、ともに飽和状態に入って、オン状態になり、よって、
内部に、ＭＩＳ型電界効果トランジスタＴ１及びＴ２の
ソースとしての半導体領域Ｑ２及びＱ４を通る異常電流
が流れ続く、という所謂ラッチアップ現象が生じ易い０
、という欠点を有していた。

なお、このようなラッチアップ現象は、横型バイポーラ
トランジスタ及び縦型バイポーラトランジスタの直流電
流増幅率をそれぞれり、１゜及びｈ　　とするとき、 ＦＥＶ ｈ　　　−ｈ　　　＞１・・・・・・・・・（１）ＦＥ
Ｌ　　　Ｆ［Ｖ なる関係を有する場合に生ずるものである。ここに、横
型及び縦型バイポーラトランジスタの直流電流増幅率ｈ
　　及びｈ　　は、それらをＦ［Ｌ　　　　ＦＥＶ 一般にｈＦＥとするとき、一般に ＥＴｌ、＝１／（１−γ・β・μ）・・・・・・■ただ
し、γ：エミッタ効率 β：ベース輸送効率 μ：コレクタなだれ電流増幅率 で表わされる。また、■式におけるベース輸送効率βは
、 β＃１−Ｗ２　（２Ｄτ）・・・・・・・・・・・・・
・・（３）ただし、Ｗ：ベース幅 Ｄ＝小数キャリアの拡散長 τ：小数キャリアのズを命 で表わされる。従って、■式において、γ＃１゜μ＃１
とすれば、（の及び（ｌ）式から、ｈ　、Ｅ＃　（２Ｄ
／Ｗ２　）・τ・・・・・・・・・・・・（４）で表わ
される。

第５図で上述した従来の相補性ＭＴＳ型電界効果トラン
ジスタ装置の場合、上述したラッチアップ現象が生じ易
いため、横型バイポーラトランジスタのコレクタとして
作用する半導体領域Ｑ１と、横型バイポーラトランジス
タのエミッタとして作用する半導体領域Ｑ４との間の間
隔を大にし、また、縦型バイポーラトランジスタのベー
スとして作用する半導体領域Ｑ１の深さを大にして、横
型バイポーラトランジスタ及び縦型バイポーラトランジ
スタのベース幅を大きくし、よって、上述した直流電流
増幅率ｈＦＥ、及びｈ　　の値を低下さけ、それによっ
て上ＥＶ 述した（１）式の左辺の値をより小さくさせることが提
案されている。

しかしながら、このようにした場合、半導体基板１に、
相補性ＭＩＳ型電界効果トランジスタ装置を高密度に構
成することができない、という欠点を有していた。

また、第６図に示す従来の相補性ＭＩＳ型電界効果１〜
ランジスク装置の場合、第５図で上述した相補性ＭＩＳ
型電界効果トランジスタ装置の場合と同様に、上述した
と同様の寄生り”イリスタを構成しているが、その寄生
サイリスタを等価回路的に構成している横型バイポーラ
トランジスタのエミッタ及びベース間に、等圃回路的に
、半導体基板１の半導体基板本体１８及び半導体Ｅｉｌ
ｂによる奇生抵抗が接続されている構成を有し、そして
、その奇生抵抗が、半導体基板本体１ａが低い抵抗率を
有し■つ厚い厚さを有するので、極めて小なる値を有す
る。このため、横型バイポーラトランジスタの上述した
直流電流増幅率ｈ　　が小さな値を有する。

ＦＥＬ 従って、第６図に示ず従来の相補性ＭＩＳ型電界効果ト
ランジスタ装置の場合、上述したラッチアップ現象が生
じ難い、という特徴を有する。

しかしながら、第６図に示す従来の相補性ＭＩＳ型電界
効果トランジスタ装置の場合、半導体基板本体１ａ上に
、半導体層１ｂを、例えばエピタキシャル成長法によっ
て形成して、半導体基板１を構成にしなければならず、
このため、相補性ＭＩＳ型電界効果トランジスタ装置を
廉価、容易に提供することができない、という欠点を有
していた。

ざらに、第７図に示す従来の相補性ＭＩＳ型電界効果ト
ランジスタ装置の場合、第５図で上述した相補性ＭＩＳ
型電界効果トランジスタ装置の場′合と同様に、上述し
た寄生サイリスタを構成しているが、寄生サイリスタを
等価回路的に構成している縦型バイポーラトランジスタ
のベースとして作用する半導体領域Ｑ１に連接して、半
導体領域Ｑ８が、設けられている構成を有するので、縦
型バイポーラトランジスタのベースが小なる値を有して
いる。このため、縦型パイボーラド、ランジスタの上述
した直流電流増幅率ｈ　　が小さな値を有ザる。

ＦＥＶ 従って、第７図に示す従来の相補性ＭＩＳ型電界効果ト
ランジスタ装首の場合、上述したうツチアップ現象が生
じ難い、という特徴を有する。

しかしながら、第７図に示ず従来の相補性ＭＩＳ型電界
効果トランジスタ装置の場合、半導体基板１内に半導体
層Ｑ７を設ける必要があり、このため相補性ＭＩＳ型電
界効果ｉ・ランジスク装置を廉価、容易に提供し得ない
、という欠点を有していた。

問題を解決するだめの手 よって、本発明は、上述した欠点のない、新規な相補性
ＭＩＳ型電界効果トランジスタ装置を提案せんとするも
のである。

本発明による相補性ＭＩＳ型電界効果トランジスタ装置
は、第５図で上述した従来の相補性ＭＩＳ型電界効果ト
ランジスタ装置の場合と同様に、次の構成を有する。

ずなわち、第１の導電型を有する半導体基板内に、その
主面側から、第１のＳ７に型とは逆の第２の導電型を有
する第１の半導体領域が、第１のＭＩＳ型電界効果トラ
ンジスタを形成するだめの半導体領域として形成されて
いる。

また、上記第１の半導体領域上に、第１の導電性層が、
上記第１のＭＩＳ型電界効果トランジスタのゲート絶縁
層としての第１の絶縁層を介して、上記第１のＭＩＳ型
電界効栄トランジスタのゲート電極として形成されてい
る。

さらに、上記半導体基板上に、第２の導電性層が、上記
第１のＭＩＳ型電界効果トランジスタと逆チャンネル型
の第２のＭＩＳ型電界効果トランジスタのゲート絶ＲＥ
Ｉとしての第２の絶縁層を介して、上記第２のＭＩＳ型
電界効果トランジスタのゲート電極として形成されてい
る。

また、上記第１の半導体領域内に、上記第１の導電性層
下の領域を挟んだ両位置において、上記主面側から、第
１の導電型を有する第２及び第３の半導体領域が、上記
第１のＭＩＳ型電界効果トランジスタのソース及びドレ
インとしてそれぞれ形成されている。

さらに、上記半導体基板内に、上記第２の積層体下の領
域を挟んだ両位置において、上記主面側から、第２の導
電型を有する第４及び第５の半導体領域が、上記第２の
ＭＩＳ型電界効果トランジスタのソース及びドレインと
してそれぞれ形成されている。

しかしながら、本発明による相補性ＩＶＩＩｓ型電界効
果トランジスタ装置は、上述した構成を右１゛る相補性
ＭＩＳ型電界効果トランジスタ装置において、その第１
の半導体領域内に、その第１の半導体領域内での少数キ
ｔｌリアの再結合中心となる領域が、局部的に設けられ
る、という構成を有する。

作　　用 上述した本発明による相補性ＭＩＳ型電界効果トランジ
スタ装置は、第５図で上述した従来の相補性ＭＩＳ型電
界効果トランジスタ装置において、その第１の半導体領
域内に、その第１の半導体領域内での小数キャリアの再
結合中心となる領域が、局部的に設りられていることを
除いて、第５図で上述した従来の相補性ＭＩＳ型電界効
果トランジスタ装置と同様の構成を有する。

従って、本発明による相補性ＭＩＳ型電界効果トランジ
スタ装置の場合も、詳細説明は省略するが、第５図で上
述した従来の相補性ＭＩＳ型電界効果トランジスタ装置
の場合と同様に、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。

ｌ且立皇Ｉ しかしながら、本発明による相補性ＭＩＳ型電界効果ト
ランジスタ装置の場合、第５図で上述した従来の相補性
ＭＩＳ型電界効果トランジスタ装Ｕの場合と同様に、第
１のＭＩＳ型電界効果トランジスタのソースとしての第
１の導電型を有する第２の半導体領域と、第１のＭＩＳ
型電界効果トランジスタを形成するために用いている第
２の導電型を有する第１の半導体領域と、第１の導電型
を有する半導体基板と、第２のＭＩＳ型電界効果トラン
ジスタのソースとしての第２の導電型を有する第２の半
導体領域とによる寄生サイリスタの構成を有するとして
も、その寄生サイリスタを等価回路的に構成している前
述した縦型バイポーラトランジスタのベースとして作用
する第１の半導体領域内に、その第１の半導体領域内で
の少数キャリアの再結合中心となる領域が、局部的に設
けられているので、そのような領域が設けられていない
第５図で上述した従来の相補性ＭｒＳ型電界効果トラン
ジスタ装置の場合に比し、上述した（４）式の右辺にお
ける少数キャリアの寿命τの値を効果的に十分小にする
ことができ、従って上述した０式で表される縦型バイポ
ーラトランジスタの直流電流増幅率ｈ　　を「１」以下
の小さな値にＥＶ することができ、一方、横型バイポーラトランジスタの
直流電流増幅率ｈ　　は一般に「１」「［［ 以下であるので、前述したラッチアップ現象が生ずる前
述した（１）式の関係式を成立させなくすることができ
る。

従って、本発明による相補性ＭＩＳ型電界効果トランジ
スタ装置の場合、第５図で上述したラッチアップ現象の
おそれを、第５図、第６図及び第７図で上述した従来の
相補性ＭＩＳ型電界効果トランジスタ装置について上述
した欠点を伴なうことなしに、有効に回避することがで
きる、という優れた作用効果が得られる。

実施例 次に、第１図を伴なって本発明の実施例を述べよう。

第１図において、第５図との対応部分には同一符号を付
して詳細説明を省略する。

第１図に示す本発明による相補性ＭＩＳ型電界効果トラ
ンジスタ装置は、第５図で上述した相補性ＭＩＳ型電界
効果トランジスタ装置において、その半導体領域Ｑ１内
に、その半導体領域Ｑ１内での小数キャリアの再結合中
心となる領域りが、局部的に設けられていることを除い
て、第５図で上述した従来の相補性ＭＩＳ型電界効果ト
ランジスタ装置と同様の構成を有する。

この場合、少数キャリアの再結合中心となる領域りは、
望ましくはないが、半導体基板１と半導体領域Ｑ１との
間のＰＮ接合を横切って、半導体基板Ｑ１内から半導体
基板１内に僅かに延長していてもよい。

以上が、本発明による相補性ＭＩＳ型電界効果トランジ
スタ装置の実施例の構成であるが、その半導体領域Ｑ１
内に設けられている少数キャリアの再結合中心となる領
域りは、半導体領域Ｑ１内へのアルゴン、ヘリウムなど
のイオンの注入により、半導体領域Ｑ１を構成している
結晶の周期性を乱すなどして、半導体領域Ｑ１内に結晶
欠陥を生ぜしめることによって形成することができる。

また、領域りは、例えば半導体領域Ｑ１内への酸素、窒
素、炭素などのイオンの注入により、半導体領域Ｑ１を
構成しているｔ４斜の材質を、その材料の酸化物（Ｓｉ
ｎｘｌｏ＜ｘ＜２）、窒化物（ＳｉＮ　　、Ｏ＜ｙ＜４
）、炭化物（ＳｉＣ）などに変換させることによって形
成することもできる。

さらに、半導体領域Ｑ１の下半部を、分子線エピタキシ
ャル成長法（ＭＢＥ）によって形成し、次に、その下半
部上に、分子線エピタキシャル成長法によって、局部的
に、例えば酸素を含んでいる領域を、領域りとして形成
し、次にその領域をｊＩ！設した形で、上述した下半部
上に分子線エピタキシャル成長法によって半導体領域Ｑ
１の上半部を形成することによって半導体領域Ｑ１を形
成することで、形成することもできる。

また、半導体領域Ｑ１の下半部を形成し、その下半部の
表面に、局部的に、陽極酸化法によって、多孔質化法に
よって、多孔質化している領域を、領１ｉＵＤとして形
成し、次に、ぞの多孔質化きれている領域を、埋設した
形で半導体領域Ｑ１の上手部を形成することによって半
導体領域Ｑ１を形成することで、形成することもできる
。

しかしながら、領域りは、上述したイオンの注入により
半導体領域Ｑ１内に結晶欠陥を生ぜしめることによって
形成するのが、領ＪＲ，Ｄを制御性よく形成し得るので
望ましい。

このような方法によって領域りを形成する場合の実施例
を述べれば次のとおりである。

すなわち、領域りを形成する１つの実施例は、第２図に
示ずように、予め半導体領域Ｑ１を形成している半導体
基板１上に、半導体領域Ｑ１を臨まぜる窓を有するマス
ク層１１を形成し、次に、半導体領ｔ４Ｑ１に対する、
マスク層１１をマスクとした例えば酸素イオン１２の打
込処理によって、領域りを、半導体領域Ｑ１を構成して
いる材料（Ｓ　ｉ　）の酸化物（Ｓｉｎｘ）でなるもの
として形成する。

また、領域りを形成する他の１つの実施例は、第３図に
示すように、半導体基板１内に半導体領域Ｑ１を形成し
て後、その半導体領域Ｑ１に対する例えば酸素イオンの
注入を、マスクを用いないで行って、領域りを、半導体
領域Ｑ１を構成している材料の酸化物でなるものとして
形成する。

さらに、領域りを形成する他の１つの実施例は、第４図
に示すように、半導体基板１上に、マスク層１３を形成
し、次に、半導体基板１に対する、マスク層１３をマス
クとした例えば酸素イオン１２の打込処理によって、半
導体基板１内に領域りを形成し、次に、半導体基板１の
マスク層１３の窓に臨む領域上に、Ｎ型不純物を比較的
多已に含む層１４を堆積形成し、その層１４から、半導
体基板１内にＮ型不純物を拡散させて、半導体領域Ｑ１
を形成することにより、半導体領域Ｑ１内に領域りを形
成する。なお、この場合、半導体領域Ｑ１は、領域りを
存せしめている部において、他部に比し薄い厚さに形成
されるが、問題はない。

以上で、本発明による相補性ＭＩＳ型電界効果トランジ
スタ装置の実施例が明らかとなった。

第１図に示す本発明による相補性ＭＩＳ型電界効果トラ
ンジスタ装置は、上述したように、第５図で上述した従
来の相補性ＭＩＳ型電界効果トランジスタ装置において
、その半導体領域Ｑ１内に、その半導体領域Ｑ１内での
少数キャリアの再結合中心となる領域りが、局部的に設
けていることを除いて、第５図で上述した従来の相補性
ＭｒＳ型電界効果トランジスタ装置とｎ様の構成を有す
る。

このため、第５図の場合と同様に半導体領域Ｑ２及びＱ
４をそれぞれ正の電源端子Ｅ１及び接地端子Ｅ２に接続
し、導電性層Ｍ１及びＭ２を入力端子３に接続し、半導
体領域Ｑ３及びＱ５を互に接続して出力端子４に接続す
ることによって、インバータとしての機能が、少ない消
費電力で、且つ広い動作電圧範囲で得られる。

しかしながら、第１図に示す本発明による相補性ＭＩＳ
型電界効果トランジスタ装置の場合、第５図で上述した
従来の相補性ＭＩＳ型電界効果トランジスタ装置の場合
と同様に、Ｐ型の半導体領域Ｑ２と、Ｎ型の半導体領域
Ｑ１と、Ｐ型の半導体基板１と、Ｎ型の半導体領域Ｑ４
とによる寄生サイリスタを構成しているが、その寄生１
ナイリスタを等価回路的に構成している、半導体領域Ｑ
２及びＱｌ、及び半導体基板１による縦型バイポーラト
ランジスタのベースとして作用する半導体領域Ｑ１内に
、その半導体領域Ｑ１での少数キャリアの再結合中心と
なる領域りが設けられているので、前述した■式におけ
る少数キレリアの寿命τを、第５図の場合に比し格段的
に小さな値にすることができ、従って、縦型バイポーラ
トランジスタの直流電流増幅率ｈｒＥＶを第５図の場合
に比し「１」以下の格段的に低い値にすることかできる
。因みに、縦型バイポーラトランジスタの直流電流増幅
率ｈＦＥＶは、第５画で上述した従来の相補性ＭＩＳ型
電界効果トランジスタ装置の場合において、「４０」程
度の値で得られるとぎ、第１図に示す本発明による相補
性ＭＩＳ型電界効果トランジスタ装置の場合、ｒ４Ｘ１
０’Ｊ程度の値で得ることができる。

Ｊ：って、第１図に示す本発明による相補性ＭＩＳ型電
界効果トランジスタ装置の場合、第５図、第６図及び第
７図で上述した従来の、欠点を伴なうことなしに、第５
図で上述したラッヂアップ現象が生ずるおそれを、有効
に回避し得る、という優れた作用効果が得られる。

なお、上述においては、本発明の１つの実施例を示した
に留まり、例えば上述において、「Ｎ型」を「Ｐ型」、
「Ｐ型」を［Ｎ型Ｊと読み替えた構成とすることもでき
、その他、本発明の精神を脱することなしに種々の変型
、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、本発明にＪ：る相補性ＭＩＳ型電界効果トラ
ンジスタ装置の実施例を示す路線的断面図である。 第２図、第３図及び第４図は、第１図に示す本発明によ
る相補性ＭＩＳ型電界効果トランジスタ装置における小
数キャリアの再結合中心となる領域を形成する方法の実
施例を示す順次の工程における路線的断面図である。 第５図、第６図及び第７図は、従来の相補性ＭＩＳ型電
界効果トランジスタ装置を示す路線的断面図である。 １・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・主面Ｔ１．Ｔ２・・・ＭＩＳ
型電界効果トランジスタ ０１〜Ｑ７・・・半導体領域 Ｍｌ、Ｍ２・・・導電性層 １１．１２・・・絶縁層 Ｄ・・・・・・・・・・・・・・・少数キャリアの再結
合中心となる領域 Ｅｌ・・・・・・・・・・・・電源端子Ｅ２・・・・・
・・・・・・・接地端子３・・・・・・・・・・・・・
・・入力端子４・・・・・・・・・・・・・・・出力端
子１１．１３・・・マスク層 １２・・・・・・・・・・・・イオン １４・・・・・・・・・・・・不純物含有層出願人　　
日本電信電話株式会社 １ｉ１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 第１の導電型を有する半導体基板内に、その主面側から
   、第１の導電型とは逆の第２の導電型を有する第１の半
   導体領域が、第１のＭＩＳ型電界効果トランジスタを形
   成するための半導体領域として形成され、 上記第１の半導体領域上に、第１の導電性層が、上記第
   １のＭＩＳ型電界効果トランジスタのゲート絶縁層とし
   ての第１の絶縁層を介して、上記第１のＭＩＳ型電界効
   果トランジスタのゲート電極として形成され、 上記半導体基板上に、第２の導電性層が、上記第１のＭ
   ＩＳ型電界効果トランジスタと逆チャンネル型の第２の
   ＭＩＳ型電界効果トランジスタのゲート絶縁層としての
   第２の絶縁層を介して、上記第２のＭＩＳ型電界効果ト
   ランジスタのゲート電極として形成され、 上記第１の半導体領域内に、上記第１の導電性層下の領
   域を挟んだ両位置において、上記主面側から、第１の導
   電型を有する第２及び第３の半導体領域が、上記第１の
   ＭＩＳ型電界効果トランジスタのソース及びドレインと
   してそれぞれ形成され、 上記半導体基板内に、上記第２の導電性層下の領域を挟
   んだ両位置において、上記主面側から、第２の導電型を
   有する第４及び第５の半導体領域が、上記第２のＭＩＳ
   型電界効果トランジスタのソース及びドレインとしてそ
   れぞれ形成されている構成を有する相補性ＭＩＳ型電界
   効果トランジスタ装置において、 上記第１の半導体領域内に、その第１の半導体領域内で
   の小数キャリアの再結合中心となる領域が、局部的に設
   けられていることを特徴とする相補性ＭＩＳ型電界効果
   トランジスタ装置。