JPS61264266A - 周波数検出回路 - Google Patents
周波数検出回路Info
- Publication number
- JPS61264266A JPS61264266A JP10503985A JP10503985A JPS61264266A JP S61264266 A JPS61264266 A JP S61264266A JP 10503985 A JP10503985 A JP 10503985A JP 10503985 A JP10503985 A JP 10503985A JP S61264266 A JPS61264266 A JP S61264266A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- signal
- counter
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はモーターの制動時の回転数検出に時間的なヒス
テリシスを持たせる周波数検出回路に関するものである
。
テリシスを持たせる周波数検出回路に関するものである
。
従来の技術
従来、この種の周波数検出回路は、第３図に示すような
構成であった（例えば、米国特許第３０８９６２３号明
細、書）。第３図の回路の入力端子１に基準信号が印加
され、入力端子２に第４図に示す周波数ジェネレータ（
以下、ＦＧと略す）信号が印加されたとき、カウンタｓ
、ＮＯＲゲート９，１０．ＡＮＤゲート１１ ．１２
．ＮＯＲゲ−）１３．１４の出力信号波形となる。前記
カウンタ８は前記入力端子１に印加される基準信号をカ
ウントし、モーターのストップを検出する回転数を決め
ている。前記入力端子２に印加されるＦＧ倍信号リーデ
ィングエツジから次のリーディングエツジまでの間に前
記カウンタ８の出力信号のリーディングエツジが２箇所
以上存在したとき、前記ＡＮＤゲート１１は出力を発生
し、前記ＮＯＲゲート１３の出力レベルが′Ｌ′′に移
行し、逆に、前記カウンタ８の出力信号のリーディング
エツジから次のリーディングエツジまでの間に前記入力
端子２に印加されるＦＧ倍信号リーディングエツジが２
箇所以上存在したとき、前記ＡＮＤゲート１２は出力信
号を発生し、前記ＮＯＲゲート１４の出力レベルを１１
Ｌ ＩＩにし、その結果、前記ＮＯＲゲート１３の出
力レベルが“ｉｌ＋に移行する。
構成であった（例えば、米国特許第３０８９６２３号明
細、書）。第３図の回路の入力端子１に基準信号が印加
され、入力端子２に第４図に示す周波数ジェネレータ（
以下、ＦＧと略す）信号が印加されたとき、カウンタｓ
、ＮＯＲゲート９，１０．ＡＮＤゲート１１ ．１２
．ＮＯＲゲ−）１３．１４の出力信号波形となる。前記
カウンタ８は前記入力端子１に印加される基準信号をカ
ウントし、モーターのストップを検出する回転数を決め
ている。前記入力端子２に印加されるＦＧ倍信号リーデ
ィングエツジから次のリーディングエツジまでの間に前
記カウンタ８の出力信号のリーディングエツジが２箇所
以上存在したとき、前記ＡＮＤゲート１１は出力を発生
し、前記ＮＯＲゲート１３の出力レベルが′Ｌ′′に移
行し、逆に、前記カウンタ８の出力信号のリーディング
エツジから次のリーディングエツジまでの間に前記入力
端子２に印加されるＦＧ倍信号リーディングエツジが２
箇所以上存在したとき、前記ＡＮＤゲート１２は出力信
号を発生し、前記ＮＯＲゲート１４の出力レベルを１１
Ｌ ＩＩにし、その結果、前記ＮＯＲゲート１３の出
力レベルが“ｉｌ＋に移行する。
すなわち、前記入力端子２に印加されるＦＧ倍信号周波
数が前記カウンタ８の出力信号の周波数よシも低くなれ
ば前記ＮＯＲゲート１３の出力レベルが“Ｉ、ＩＩにな
り、モーターのストップを検出したことになり、逆に、
前記入力端子２に印加されるＦＧ倍信号周波数が前記カ
ウンタ８の出力信号の周波数よシも高くなれば前記ＮＯ
Ｒゲート１３の出力レベルがＨ″になシ、モーターがス
トップしていないことを検出したことになる。
数が前記カウンタ８の出力信号の周波数よシも低くなれ
ば前記ＮＯＲゲート１３の出力レベルが“Ｉ、ＩＩにな
り、モーターのストップを検出したことになり、逆に、
前記入力端子２に印加されるＦＧ倍信号周波数が前記カ
ウンタ８の出力信号の周波数よシも高くなれば前記ＮＯ
Ｒゲート１３の出力レベルがＨ″になシ、モーターがス
トップしていないことを検出したことになる。
発明が解決しようとする問題点
このような従来の構成では、前記ＮＯＲゲート１３の出
力レベルを反転させる条件は前記カウンタ８の出力信号
と前記入力端子２に印加されるＦＧ倍信号で全く同等で
ある。
力レベルを反転させる条件は前記カウンタ８の出力信号
と前記入力端子２に印加されるＦＧ倍信号で全く同等で
ある。
したがって、前記ＮＯＲゲート１３の出力レベルがＩＩ
Ｈ″′のときモーターに逆トルクが働くシステムにおい
て、モーターに逆トルクが働いている間、ブレーキがか
がシ、減速して前記入力端子２に印加されるＦＧ倍信号
周波数が前記カウンタ８の出力信号の周波数よシも低く
なれば前記ＮＯＲゲート１３の出力レベルが°“Ｌ Ｉ
Ｉになり、モーターのトルクは零になり、その後は摩擦
で停止しようとするが、停止を通り過ぎて逆転し始め、
前記入力端子２に印加されるＦＧ倍信号周波数が前記カ
ウンタ８の出力信号の周波数よυも高くなれば前記ＮＯ
Ｒゲート１３の出力レベルがＩＩ ＨＩＩになυ、再び
モーターに逆トルクが働いて逆転方向に加速して暴走す
る可能性があるという問題があった。
Ｈ″′のときモーターに逆トルクが働くシステムにおい
て、モーターに逆トルクが働いている間、ブレーキがか
がシ、減速して前記入力端子２に印加されるＦＧ倍信号
周波数が前記カウンタ８の出力信号の周波数よシも低く
なれば前記ＮＯＲゲート１３の出力レベルが°“Ｌ Ｉ
Ｉになり、モーターのトルクは零になり、その後は摩擦
で停止しようとするが、停止を通り過ぎて逆転し始め、
前記入力端子２に印加されるＦＧ倍信号周波数が前記カ
ウンタ８の出力信号の周波数よυも高くなれば前記ＮＯ
Ｒゲート１３の出力レベルがＩＩ ＨＩＩになυ、再び
モーターに逆トルクが働いて逆転方向に加速して暴走す
る可能性があるという問題があった。
本発明はこのような問題点を解決するもので、モーター
が停止を通シ過ぎて逆転し始めても暴走しないようにす
ることを目的とするものである。
が停止を通シ過ぎて逆転し始めても暴走しないようにす
ることを目的とするものである。
問題点を解決するだめの手段
この問題点を解決するために本発明は、第１の入力線路
に印加される基準信号をカウントし、第２の入力線路に
印加されるＦＧ倍信号リーディングエツジによってリセ
ットされるカウンタと、前記第２の入力線路に印加され
るＦＧ倍信号リーディングエツジによってクロック入力
され、且つ、前記カウンタの出力信号のリーディングエ
ツジによってリセットされるシフトレジスタとを備えだ
ものである。
に印加される基準信号をカウントし、第２の入力線路に
印加されるＦＧ倍信号リーディングエツジによってリセ
ットされるカウンタと、前記第２の入力線路に印加され
るＦＧ倍信号リーディングエツジによってクロック入力
され、且つ、前記カウンタの出力信号のリーディングエ
ツジによってリセットされるシフトレジスタとを備えだ
ものである。
作用
この構成により、モーターが停止を通り過ぎて逆転し始
めても暴走しないようにすることができる。
めても暴走しないようにすることができる。
実施例
第１図は本発明の一実施例による周波数検出回路を示す
構成図であシ、第１図において、入力端子１に基準信号
が印加され、入力端子２に第２図に各回路部と同符号で
対応させて示すＦＧ倍信号印加されたとき、カウンタ３
．シフトレジスタを構成するＤフリップフロップ４，５
，６．７の出力信号波形となる。前記カウンタ３は前記
入力端子１に印加される基準信号をカウントし、モータ
ーのストップを検出する回転数を決めている。前記入力
端子２に印加されるＦＧ倍信号リーディングエツジから
次のリーディングエツジまでの間に前記カウンタ３の出
力信号のリーディングエツジが１箇所以上存在したとき
、前記Ｄフリップフロップ４，６，６．７の出力レベル
がｌｌ Ｌ ＩＩに移行し、逆に、前記カウンタ３の出
力信号のトレイリングエツジ以後、前記入力端子２に印
加されるＦＧ倍信号リーディングエツジが４箇所以上存
在したとき、前記Ｄフリップフロップ７の出力レベルが
″“Ｈｌｌに移行する。
構成図であシ、第１図において、入力端子１に基準信号
が印加され、入力端子２に第２図に各回路部と同符号で
対応させて示すＦＧ倍信号印加されたとき、カウンタ３
．シフトレジスタを構成するＤフリップフロップ４，５
，６．７の出力信号波形となる。前記カウンタ３は前記
入力端子１に印加される基準信号をカウントし、モータ
ーのストップを検出する回転数を決めている。前記入力
端子２に印加されるＦＧ倍信号リーディングエツジから
次のリーディングエツジまでの間に前記カウンタ３の出
力信号のリーディングエツジが１箇所以上存在したとき
、前記Ｄフリップフロップ４，６，６．７の出力レベル
がｌｌ Ｌ ＩＩに移行し、逆に、前記カウンタ３の出
力信号のトレイリングエツジ以後、前記入力端子２に印
加されるＦＧ倍信号リーディングエツジが４箇所以上存
在したとき、前記Ｄフリップフロップ７の出力レベルが
″“Ｈｌｌに移行する。
したがって、前記Ｄフリップフロップ７の出力レベルが
１１ ＨＩＩのときモーターに逆トルクが働くシステム
において、モーターに逆トルクが働いている間、ブレー
キがかかり減速して前記入力端子２に印加されるＦＧ倍
信号周波数が前記カウンタ３の出力信号の周波数よりも
低くなれば前記Ｄフリツブフロップ４，５，６．７の出
力レベルは直ちに“Ｌ″′になり、モーターのストップ
を検出したことになり、モーターのトルクは零になり、
その後は摩擦で停止しようとするが、停止を通り過ぎて
逆転し始め、前記入力端子２に印加されるＦＣ信号の周
波数が前記カウンタ３の出力信号の周波数よシも高くな
っても前記入力端子２に印加されるＦＧ倍信号リーディ
ングエツジが連続して４箇所以上存在しなければ前記Ｄ
フリップフロップ７の出力レベルは“Ｈ”にならず、再
びモーターに逆トルクが働くことはなく、摩擦で停止す
ることになる。
１１ ＨＩＩのときモーターに逆トルクが働くシステム
において、モーターに逆トルクが働いている間、ブレー
キがかかり減速して前記入力端子２に印加されるＦＧ倍
信号周波数が前記カウンタ３の出力信号の周波数よりも
低くなれば前記Ｄフリツブフロップ４，５，６．７の出
力レベルは直ちに“Ｌ″′になり、モーターのストップ
を検出したことになり、モーターのトルクは零になり、
その後は摩擦で停止しようとするが、停止を通り過ぎて
逆転し始め、前記入力端子２に印加されるＦＣ信号の周
波数が前記カウンタ３の出力信号の周波数よシも高くな
っても前記入力端子２に印加されるＦＧ倍信号リーディ
ングエツジが連続して４箇所以上存在しなければ前記Ｄ
フリップフロップ７の出力レベルは“Ｈ”にならず、再
びモーターに逆トルクが働くことはなく、摩擦で停止す
ることになる。
つまシ、周波数検出回路に前記シフトレジスタを用いる
ことによシ、前記Ｄフリップフロップ了の周波数検出信
号が“Ｈｌｌから“Ｌｌｌに移行するときと“Ｌ″から
“Ｈｌｌに移行するときとで、時間的なヒステリシスを
持つことになシ、モーターの逆転暴走防止に対して強い
回路構成になっている。なお、前記シフトレジスタを構
成するＤフリップフロップの段数は、必要に応じて決め
ればよい。
ことによシ、前記Ｄフリップフロップ了の周波数検出信
号が“Ｈｌｌから“Ｌｌｌに移行するときと“Ｌ″から
“Ｈｌｌに移行するときとで、時間的なヒステリシスを
持つことになシ、モーターの逆転暴走防止に対して強い
回路構成になっている。なお、前記シフトレジスタを構
成するＤフリップフロップの段数は、必要に応じて決め
ればよい。
発明の効果
以上のように本発明によれば、モーターの逆転検出回路
を有しないシステムにおいて、周波数検出信号に時間的
なヒステリシスを持たせることにより、モーターの制動
時の逆転暴走防止という効果が得られる。
を有しないシステムにおいて、周波数検出信号に時間的
なヒステリシスを持たせることにより、モーターの制動
時の逆転暴走防止という効果が得られる。
第１図は本発明の一実施例による周波数検出回路を示す
論理構成図、第２図は第１図の回路の各部の信号波形図
、第３図は従来の周波数検出回路を示す論理構成図、第
４図は第３図の回路の各部の信号波形図である。 １・・・・・・第１の入力線路、２・・・・・・第２の
入力線路、３・・・・・・カウンタ、４，５，６．了・
・・・・・Ｄフリツク“フロップ（シフトレジスタ）、
８・・・・・・カウンタ、９．１０・・・・・・ＮＯＲ
ゲート（双安定回路）、１１゜１２・・・・・・ＡＮＤ
ゲート（一致ゲート）、１３．１４・・・・・・ＮＯＲ
ゲート（双安定回路）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図 ｆ−一第１つλカ季隻爪 ２− 茶ｈ ・ ４４−７−−−Ｄ７ｒＪツ７”フＯプ７’（シフトｐシ
’、ｚヲノ派 ″。 寸 ′）（ｊ：ｌ
ゝ第３図 イーーー￥１のへ刀寥笈路 ２−￥２□、。
論理構成図、第２図は第１図の回路の各部の信号波形図
、第３図は従来の周波数検出回路を示す論理構成図、第
４図は第３図の回路の各部の信号波形図である。 １・・・・・・第１の入力線路、２・・・・・・第２の
入力線路、３・・・・・・カウンタ、４，５，６．了・
・・・・・Ｄフリツク“フロップ（シフトレジスタ）、
８・・・・・・カウンタ、９．１０・・・・・・ＮＯＲ
ゲート（双安定回路）、１１゜１２・・・・・・ＡＮＤ
ゲート（一致ゲート）、１３．１４・・・・・・ＮＯＲ
ゲート（双安定回路）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
１ 図 ｆ−一第１つλカ季隻爪 ２− 茶ｈ ・ ４４−７−−−Ｄ７ｒＪツ７”フＯプ７’（シフトｐシ
’、ｚヲノ派 ″。 寸 ′）（ｊ：ｌ
ゝ第３図 イーーー￥１のへ刀寥笈路 ２−￥２□、。
Claims (3)
- （１）第１の入力線路に印加されるパルス信号を計数し
、第２の入力線路に印加されるパルス信号のリーディン
グエッジによってリセットされるカウンタと、前記第２
の入力線路に印加されるパルス信号のリーディングエッ
ジによってクロック入力され、且つ、前記カウンタの出
力信号のリーディングエッジによってリセットされるシ
フトレジスタとを備えたことを特徴とする周波数検出回
路。 - （２）前記第１の入力線路に印加されるパルス信号が、
モーターの回転の基準信号である特許請求の範囲第１項
記載の周波数検出回路。 - （３）前記第２の入力線路に印加されるパルス信号が、
モーターの回転数に比例した周波数ジェネレータからの
信号である特許請求の範囲第１項記載の周波数検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10503985A JPS61264266A (ja) | 1985-05-17 | 1985-05-17 | 周波数検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10503985A JPS61264266A (ja) | 1985-05-17 | 1985-05-17 | 周波数検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264266A true JPS61264266A (ja) | 1986-11-22 |
Family
ID=14396861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10503985A Pending JPS61264266A (ja) | 1985-05-17 | 1985-05-17 | 周波数検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316929B1 (en) | 1999-01-29 | 2001-11-13 | Nec Corporation | Frequency measurement test circuit and semiconductor integrated circuit having the same |
-
1985
- 1985-05-17 JP JP10503985A patent/JPS61264266A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316929B1 (en) | 1999-01-29 | 2001-11-13 | Nec Corporation | Frequency measurement test circuit and semiconductor integrated circuit having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451832A (en) | Method and circuitry for drag braking a polyphase DC motor | |
| JPS61264266A (ja) | 周波数検出回路 | |
| JPH0447765B2 (ja) | ||
| JP2560042Y2 (ja) | エレベータの速度検出装置 | |
| EP0366582B1 (en) | High speed digital counter | |
| JPS60162491A (ja) | モ−タのブレ−キ装置 | |
| JP2719149B2 (ja) | モータ制御回路 | |
| JPH043019B2 (ja) | ||
| JPH0225172Y2 (ja) | ||
| KR950005517B1 (ko) | 고속형 리럭턴스모터의 스타트 보강장치 | |
| JPH05334793A (ja) | 光ディスク装置 | |
| SU780202A1 (ru) | Пересчетное устройство | |
| JPS58123413A (ja) | 長尺物巻付き半径検出方式 | |
| JPH0242676A (ja) | 光ディスク装置 | |
| JPH01317257A (ja) | テープ送り制御装置 | |
| JPS62290689A (ja) | エレベ−タの速度検出装置 | |
| JPS6359608A (ja) | 分周装置 | |
| JPS6181184A (ja) | 回転体の回転方向制御装置 | |
| JPS62235573A (ja) | 回転検出装置 | |
| JPH05191992A (ja) | モータ制御回路およびこれを用いたモータによる駆動装置 | |
| JPS60144153A (ja) | 直流モ−タの間欠駆動装置 | |
| JPH02123813A (ja) | チャタリング除去回路 | |
| JPS59104077U (ja) | モータの速度検出回路 | |
| JPH07163175A (ja) | Ｐｗｍ合成回路及びそれを使用したｖｔｒ | |
| JPS60101774A (ja) | 位置決め機構 |