JPS61262806A - Intelligent pulse card - Google Patents

Intelligent pulse card

Info

Publication number
JPS61262806A
JPS61262806A JP10419785A JP10419785A JPS61262806A JP S61262806 A JPS61262806 A JP S61262806A JP 10419785 A JP10419785 A JP 10419785A JP 10419785 A JP10419785 A JP 10419785A JP S61262806 A JPS61262806 A JP S61262806A
Authority
JP
Japan
Prior art keywords
card
cpu
program
pulse
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10419785A
Other languages
Japanese (ja)
Inventor
Masakazu Ban
正和 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP10419785A priority Critical patent/JPS61262806A/en
Publication of JPS61262806A publication Critical patent/JPS61262806A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To expand a processing function and to unify hardware by incorporating a reversible counter, a CPU and a memory in a card and loading the program of the CPU from the outside or a main CPU. CONSTITUTION:An intelligent pulse card (IP card) is provided with the CPU 12 and the main memory 13. A signal from a pulse encoder 8 fitted on a controlled system 7 is counted by a U/D counter 11, and given to the CPU 12. A control program inputted from a program loader 40 connected through an external memory 9 controlled by the main CPU 1 or an interface circuit 15 is stored in the memory 13. According to the program the CPU 12 processes the counted value, etc., of the U/D counter, and controls the controlled system 7 through an interface circuit 14 and I/O unit 20.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、F A (Factory  Autom
ation 1機器等圧使用して好適なインテリジェン
ト パルスカード(以下、IPカードと略記する)に係
り、特に、制御対象から送られて(るパルス列をカウン
トし、このカウント値に対応する制御信号を出力し、前
記制御対象の位置制御等を行うようにしたIPカードに
関する。
[Detailed Description of the Invention] [Field of Industrial Application] This invention is based on FA (Factory Automation).
1. An intelligent pulse card (hereinafter abbreviated as IP card) suitable for use with equal pressure equipment, in particular, it counts the pulse train sent from the controlled object and outputs a control signal corresponding to this count value. The present invention also relates to an IP card that controls the position of the control object.

〔従来の技術〕[Conventional technology]

第5図は、従来のパルスカート−を使用したシステムの
概略構成を示すブロック図である。この図において、l
はメインCPU、2はII数の人出方用論報基板(入出
力カード)を収容する人出方ユニット、3は入出力カー
ドの一棟であるパルスカード、4はメインCPUIKプ
ログラムを人力するためのプログラムローダである。
FIG. 5 is a block diagram showing a schematic configuration of a system using a conventional pulse cart. In this figure, l
2 is the main CPU, 2 is a people dispatch unit that accommodates II number of people dispatch information boards (input/output cards), 3 is a pulse card which is one of the input/output cards, and 4 is the main CPU IK program is manually operated. This is a program loader for.

ここで、パルスカード30柚類としては、例えは、 fa)  制御対象に取り付けられたパルスエンコーダ
からのパルス列をカウントする口」逆カリンタとしての
機能を有するもの、 (bl  前記パルス列のカウント値が、メインC4’
U1−?ディツブスイッチ(図示路)によって設定され
たプリセット埴と一致したとぎに、図示せぬ出力側のス
イッチング素子をオンさせる機能を有するもの、 (C)  前記パルス列のカウント値に応じて、モータ
の同転制御を行うためのパルスfPI号やアナログ信号
を出力する機能を有するもの、 などがある。
Here, the pulse card 30 includes, for example, fa) one that has the function of a reverse counter (an opening for counting the pulse train from the pulse encoder attached to the controlled object), (bl) the count value of the pulse train is Main C4'
U1-? A device that has a function of turning on a switching element (not shown) on the output side when the value matches a preset value set by a ditub switch (path shown); There are some that have the function of outputting pulse fPI signals and analog signals for rotation control.

第6図は、上記fb)の機能を有するパルスカード3の
外観構成を示す正面図である。図において、パルス入力
端5には、パルスエンコーダのA、 B各相のパルス列
が人力され、これらパルス列のカウント値がnt定の値
に達する度に、図示せぬg個のスイッチング素子を次々
にオンとし、一致信号出力#a6から制御対象へオン信
号を供給する。
FIG. 6 is a front view showing the external configuration of the pulse card 3 having the function fb) above. In the figure, pulse trains of each phase of A and B of the pulse encoder are manually input to the pulse input terminal 5, and each time the count value of these pulse trains reaches a constant value of nt, g switching elements (not shown) are connected one after another. It is turned on and an on signal is supplied to the controlled object from the coincidence signal output #a6.

なお、上記プログラムローダ4は、千−ボード等を有し
、メインCPU1に直接プログラムを入力でさるように
なっている。
Incidentally, the program loader 4 has a thousand-board or the like, and is configured to directly input a program to the main CPU 1.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上述した従来のパルスカード3には、次のよ
うな欠点があった。
By the way, the conventional pulse card 3 mentioned above had the following drawbacks.

Ill  上記fa)〜fc)の各機能を有するパルス
カード3か、各々独立したカードとして構成されている
ため、カードの統一が図れない。
Ill Since the pulse card 3 having each of the above-mentioned functions fa) to fc) is configured as an independent card, it is impossible to unify the cards.

(2)  パルスカード3の寸法上の制約から、例えば
上記fblの機能を有するものの出力は3点、(C)の
機能を有するものの出力は7点という具合に、処理機能
が限られていた〇 この発明は、を記の事情に鑑みてなされたもので、処理
機能の拡大と八−ドウエアの統一化とを図ったIPカー
ドを提供することを目的とする。
(2) Due to the size constraints of the pulse card 3, the processing functions were limited, for example, a card with the above fbl function could output 3 points, and a card with the function (C) could output 7 points. The present invention was made in view of the above circumstances, and an object of the present invention is to provide an IP card with expanded processing functions and unified hardware.

(問題点を解決するための手段〕 上記間一点を解決するために、この発明は、IPカード
内に、用遊力吟ンタと、CPUと、メモリとを内蔵させ
、前記CPUのプログラムを、メインCPUまたは外廓
からロードするようにしたことを特徴とする。
(Means for Solving the Problems) In order to solve the above-mentioned problem, the present invention incorporates a user power monitor, a CPU, and a memory in an IP card, and stores the program of the CPU. It is characterized in that it is loaded from the main CPU or from an external location.

〔作 用〕[For production]

上記構成によれは、前記CPUのプログラムを変更する
ことによって、IPカードの機能を変更することができ
るため、同一のハード吟エアで上述した各機能を実現す
ることができるとともに、処理能力の向上を図ることが
可能となる。
According to the above configuration, the functions of the IP card can be changed by changing the program of the CPU, so each of the functions described above can be realized with the same hardware, and the processing capacity can be improved. It becomes possible to aim for.

〔実施例〕〔Example〕

以ド、図面を参照して、不発明の一実施例を説明する。 Hereinafter, one embodiment of the invention will be described with reference to the drawings.

第1図は本発明の一実施例によるIPカードの構成を示
すブロック図、第2図は同IPカードの外(1)!構成
な示す正面図、第3図は同IPカードを使用したシステ
ムの概略構成を示す図である。これらの図において、人
出カニニット2に収容されたIPカードlOは、他の人
出カニニット20とメインCPUIとに接続されている
。1ffi入出カニニツト20は、人出カニニット2に
収容された入出力カードと同様のカード21〜24を収
容するもので、例えば、21はパルスモータを制御する
デジタル信号出力カード、22は通常のモータを制御す
るアナログ信号出力カード、23はディツブスイッチや
近接スイッチから1号を扱うデジタル信号人力カード、
24はモータからのフィードバック信号等を扱うアナロ
グ信号人力カードである。そして、これらのカードがI
Pカード10と制御対象7との間に介挿されている。
FIG. 1 is a block diagram showing the configuration of an IP card according to an embodiment of the present invention, and FIG. 2 shows the outside (1) of the same IP card! FIG. 3 is a front view showing the configuration, and is a diagram showing a schematic configuration of a system using the same IP card. In these figures, the IP card IO accommodated in the outgoing crab unit 2 is connected to another outgoing crab unit 20 and the main CPUI. The 1ffi input/output crab unit 20 accommodates cards 21 to 24 similar to the input/output cards accommodated in the output crab unit 2. For example, 21 is a digital signal output card that controls a pulse motor, and 22 is a digital signal output card that controls a normal motor. An analog signal output card to control, 23 is a digital signal human power card that handles No. 1 from Ditsubu switch and proximity switch,
24 is an analog signal human power card that handles feedback signals from the motor and the like. And these cards are I
It is inserted between the P card 10 and the controlled object 7.

一方、制御対象7に取り付けられたパルスエンコーダ8
からは tIQoの位相差を有する人相、B相2系列と
、これらのパルス列のカウントを指示するイネーブル信
号とが出力され、第2図の接続端子8aを介して、IP
カードlO内のU/1)(アツプダゆン)カウンタ11
の入力端に供給すtL6゜U/D力ゆン311は、A相
がB相より進相状態にあるとぎに、人相のパルス列をア
ップカウントし、遅相状態にあるときにダウンカウント
するもので、そのオウンN&がCPU12に供給される
。CPUI 2は、上記力つント値、メインCPUIか
らの指示およびメモリ13に格納されたプログラムに従
って、所疋の処理を行い、制御信号を形成し、インター
フェース(ロ)路(1/ル゛〕14、”1半クタ20a
(第2図)を介してT/Uユニット20へ前記制御信号
を供給する。また逆に、I10ユニット20からの信号
を、r/F14を介して取り込む。
On the other hand, a pulse encoder 8 attached to the controlled object 7
2 series of human phase and B phase having a phase difference of tIQo and an enable signal instructing the counting of these pulse trains are outputted from the IP terminal via the connection terminal 8a in FIG.
U/1) (updayun) counter 11 in card IO
The tL6゜U/D power input 311 supplied to the input terminal of the tL6゜U/D power input 311 counts up the pulse train of the human phase when the A phase is in a phase leading state compared to the B phase, and counts down the pulse train when it is in a slow phase state. The own N& is supplied to the CPU 12. The CPU 2 performs the necessary processing according to the above-mentioned force value, instructions from the main CPU 1, and the program stored in the memory 13, forms a control signal, and connects the interface (2) path (1/14). ,” 1 and a half Kuta 20a
The control signal is supplied to the T/U unit 20 via (FIG. 2). Conversely, the signal from the I10 unit 20 is taken in via the r/F14.

t&、CPUI 2は、プログラムローダ40から人力
されたプログラムを、コ平りタ40a(第2図)および
I/F15を介して取り込み、メモリ13へ11き込む
t&, the CPU 2 takes in a manually entered program from the program loader 40 via the flattener 40a (FIG. 2) and the I/F 15, and loads it into the memory 13.

なお、第7図中、9はメインCPUIの外部記憶装置、
16はメインCPUIとCPU12との間に介挿された
I/F、第2#!Xi中、25はIPカード10の内部
状態を表示する表示灯である。
In addition, in FIG. 7, 9 is the external storage device of the main CPUI,
16 is an I/F inserted between the main CPU I and the CPU 12, the second #! In Xi, 25 is an indicator light that displays the internal status of the IP card 10.

このような構成において、IPカード10へのプログラ
ムロードは、次のλ通りの方法をとることができろ。
In such a configuration, the program can be loaded into the IP card 10 using the following λ methods.

■ メインCPUIからのプログラムロード。■ Program loading from main CPUI.

第1図に示すように、メインCPU1に接続されたプロ
グラムローダ4からプートストラップを人力すると、メ
インCPUIは外部記憶装置9から指定されたプログラ
ムを読み出し、T/F16を介してC’PU12へ供給
する。CPU12は、送られてきなプログラムをメモリ
13へ書き込み、−゛ 1所定 のプログラムロードを完遂する。
As shown in FIG. 1, when a boot strap is manually operated from a program loader 4 connected to the main CPU 1, the main CPU 1 reads a designated program from an external storage device 9 and supplies it to the C'PU 12 via a T/F 16. do. The CPU 12 writes the sent program to the memory 13 and completes the predetermined program loading.

+2+  外Nのプログラムローダ40からのプログラ
ムロード。
+2+ Program loading from outside N's program loader 40.

プログラムローダ40の千−ボードを叩くことによって
、IPカード10に直接プログラムを人力する。この場
合、プログラムローダ40には、メモリ13の内容がl
バイトずつ表示されるようになっている。
The program is manually loaded directly onto the IP card 10 by hitting the 1000-board of the program loader 40. In this case, the program loader 40 stores the contents of the memory 13.
Each byte is displayed.

こうして、口)、(2)の方法によって、rPカードl
Oの制御内容を決定するプログラムのロードが行われる
。そして、このプログラムによって、プリセットカウン
タとしての機能、位置決め制御の機能、あるいはPED
制御の機能など多種類の機能を、プログラマブルに指定
することが可能となる。
In this way, by the method of (2), the rP card l
A program that determines the control contents of O is loaded. Then, depending on this program, the function as a preset counter, positioning control function, or PED
It becomes possible to programmably specify many types of functions such as control functions.

また、IPカード10には、入出力カード21〜24の
ような、豊富な棟類のカードを接続できるため、入出力
カードの出力数を増やすことができ、プリセット機能の
出力点をg点板上にしたり、位置決め機能の出力点を二
点以上にしたりすることができる。
In addition, since a wide variety of cards such as input/output cards 21 to 24 can be connected to the IP card 10, the number of outputs of the input/output cards can be increased, and the output point of the preset function can be connected to the g-point board. The output point of the positioning function can be set to two or more points.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明は、IPカード内に、可
逆カウンタと、CPUと、メモリとを内蔵させ、前記C
’PUのプログラムを、メインCPUまたは外部からロ
ードするようにしたので、次の効果な奏することができ
る。
As explained above, the present invention incorporates a reversible counter, a CPU, and a memory in an IP card, and
'Since the PU program is loaded from the main CPU or externally, the following effects can be achieved.

(1)1Pカードの八−ドウエアをM−−fることがで
きるため、経済的である。
(1) It is economical because the 8-doware of the 1P card can be converted into M--f.

12)  制御対象に最適な制御を、プログラムによっ
て実現でき、メインCPUの負荷を軽減することが可能
である。
12) Optimal control for the controlled object can be realized by a program, and the load on the main CPU can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるIPカードの構成を示
すブロック図、第2図は同IPカードの外観構成を示す
正面図、第3図は同IPカードを使用したシステムの概
略構成を示す図、嬉V図は同IPカードへのプログラム
ロードラ説明するための図、第5図は従来のパルスカー
ドを使用したシステムの概略構成を示すブロック図、@
6図は従来のパルスカードの外観構成を示す正面図であ
る。 l・・・メイ/cPU(@lの中央処理装置)、7・・
・制御対象、8・・・パルスエンコーダ、lO・・・I
Pカード、11・・・U/Dカウンタ(’l’11逆カ
ウンタ)、12・・・CPU(第2の中央処理装置)、
13・・・メモリ(記憶手段)、14・・・I/Ft入
出力インターフエース)、21〜24・・・入出力カー
ド。
FIG. 1 is a block diagram showing the configuration of an IP card according to an embodiment of the present invention, FIG. 2 is a front view showing the external configuration of the IP card, and FIG. 3 is a schematic configuration of a system using the IP card. Figure 5 is a diagram for explaining the program loader to the same IP card, and Figure 5 is a block diagram showing the schematic configuration of a system using a conventional pulse card.
FIG. 6 is a front view showing the external configuration of a conventional pulse card. l... May/cPU (@l's central processing unit), 7...
・Controlled object, 8...Pulse encoder, lO...I
P card, 11... U/D counter ('l'11 reverse counter), 12... CPU (second central processing unit),
13... Memory (storage means), 14... I/Ft input/output interface), 21-24... Input/output card.

Claims (2)

【特許請求の範囲】[Claims] (1)主たる第1の中央処理装置に接続され、制御対象
の移動に応じて出力されるパルス列に基づいて、前記制
御対象をコントロールするパルスカードにおいて、前記
パルスカードは、前記パルス列をカウントする可逆カウ
ンタと、前記第1の中央処理装置からのデータおよび前
記可逆カウンタのカウント値に基づいて制御信号を出力
する第2の中央処理装置と、前記第2の中央処理装置の
プログラムを記憶する記憶手段とを有し、前記第2の中
央処理装置は、前記第1の中央処理装置または外部から
前記プログラムをロードすることを特徴とするインテリ
ジェントパルスカード。
(1) A pulse card that is connected to a first main central processing unit and that controls the controlled object based on a pulse train that is output in accordance with the movement of the controlled object, wherein the pulse card is a reversible device that counts the pulse train. a counter, a second central processing unit that outputs a control signal based on data from the first central processing unit and a count value of the reversible counter, and a storage unit that stores a program for the second central processing unit. An intelligent pulse card, wherein the second central processing unit loads the program from the first central processing unit or externally.
(2)前記パルスカードは、前記制御対象に直接接続さ
れた入出力カードと、前記第2の中央処理装置との間に
接続される入出力インターフェースを有することを特徴
とする特許請求の範囲第1項記載のインテリジェントパ
ルスカード。
(2) The pulse card has an input/output interface connected between an input/output card directly connected to the controlled object and the second central processing unit. Intelligent pulse card described in item 1.
JP10419785A 1985-05-16 1985-05-16 Intelligent pulse card Pending JPS61262806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10419785A JPS61262806A (en) 1985-05-16 1985-05-16 Intelligent pulse card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10419785A JPS61262806A (en) 1985-05-16 1985-05-16 Intelligent pulse card

Publications (1)

Publication Number Publication Date
JPS61262806A true JPS61262806A (en) 1986-11-20

Family

ID=14374250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10419785A Pending JPS61262806A (en) 1985-05-16 1985-05-16 Intelligent pulse card

Country Status (1)

Country Link
JP (1) JPS61262806A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092969A (en) * 2011-10-27 2013-05-16 Toshiba Mitsubishi-Electric Industrial System Corp Programmable controller and plant control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153004A (en) * 1979-05-08 1980-11-28 Rodenhuis & Verloop Bv Control system
JPS5642804A (en) * 1979-09-17 1981-04-21 Shinko Electric Co Ltd Sequence controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153004A (en) * 1979-05-08 1980-11-28 Rodenhuis & Verloop Bv Control system
JPS5642804A (en) * 1979-09-17 1981-04-21 Shinko Electric Co Ltd Sequence controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013092969A (en) * 2011-10-27 2013-05-16 Toshiba Mitsubishi-Electric Industrial System Corp Programmable controller and plant control system

Similar Documents

Publication Publication Date Title
JPH01245335A (en) Multiplexing system for programmable controller
JPS61262806A (en) Intelligent pulse card
JPH0583884A (en) D.c. power supply switching device
US5179668A (en) Signal processor
JPH03182927A (en) Mcrocomputer
CA2084341A1 (en) Redundancy system switching control system
JPH0714930Y2 (en) Circuit inspection device
JPS642129A (en) Information input/output device
KR940002835A (en) Multi-Module User Application
JP2720820B2 (en) Keyboard control device and information processing device using the same
JPH0235815A (en) Input circuit
JPH0744738B2 (en) Remote control device
JPH0734385Y2 (en) Signal generator
JPH02121049A (en) Input/output device
JPH03283819A (en) Commutative logic circuit
JPS61294503A (en) Arithmetic unit
JPS63192833U (en)
JPH02111802U (en)
JPH0196743A (en) Monitor device
JPS63318699A (en) Control supervising device
KR930010662A (en) Program controller
JPS61206994A (en) Portable memory device
JPS61281744A (en) Alarm fetching circuit
JPS6290796A (en) Controller for vending machine
JPH01269103A (en) Condition transition control device