JPS61294503A - Arithmetic unit - Google Patents

Arithmetic unit

Info

Publication number
JPS61294503A
JPS61294503A JP60137327A JP13732785A JPS61294503A JP S61294503 A JPS61294503 A JP S61294503A JP 60137327 A JP60137327 A JP 60137327A JP 13732785 A JP13732785 A JP 13732785A JP S61294503 A JPS61294503 A JP S61294503A
Authority
JP
Japan
Prior art keywords
arithmetic
program
signal
converter
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60137327A
Other languages
Japanese (ja)
Inventor
Kyozo Kanamori
金森 恭三
Mitsuyuki Nonaka
光之 野中
Takashi Yamamoto
山本 鷹司
Toru Yoshii
徹 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIYOURIYOU ENG KK
Mitsubishi Heavy Industries Ltd
Choryo Engineering Co Ltd
Original Assignee
CHIYOURIYOU ENG KK
Mitsubishi Heavy Industries Ltd
Choryo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIYOURIYOU ENG KK, Mitsubishi Heavy Industries Ltd, Choryo Engineering Co Ltd filed Critical CHIYOURIYOU ENG KK
Priority to JP60137327A priority Critical patent/JPS61294503A/en
Publication of JPS61294503A publication Critical patent/JPS61294503A/en
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PURPOSE:To increase the universal applicability of an arithmetic unit by converting this unit into a computer to program the contents of various types of operations and at the same time designating the program of arithmetic contents for execution of arithmetic processing. CONSTITUTION:An arithmetic unit consists of a circuit substrate containing a signal switch 11, an A/D converter 12, a D/A converter 13, an interface logic 14, a CPU 15, a ROM 16, a RAM 17 and a data bus 18. The ROM 16 stores the arithmetic programs of addition, subtraction, differentiation, integration, etc. and a selecting program for those said programs. An arithmetic function selecting switch 21 is connected to the substrate 1 for designation of a desired operation. Then the analog signals are converted into digital signals and applied to an arithmetic processing means. The arithmetic program designated by the switch 21 is selected and executed. The result of this program execution is converted into analog signals by the converter 13 and delivered.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は各種システムの制御要素或いはプラントのシミ
ュレーションに使用する演算ユニットに関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a calculation unit used for simulation of control elements of various systems or plants.

[従来の技術] 例えば、各種システムの制御要素或いはプラントのシミ
ュレーションを行う場合には例えば、加。
[Prior Art] For example, when simulating control elements of various systems or plants, for example, addition is required.

減算、微、積分、位相遅れ等の要素の演算ユニットを必
要とするが、これら必要な要素を得るための演算ユニッ
トとしては、従来、汎用のアナログ演算増幅器に抵抗、
コンデンサ等の要素を付加して構成し、目的の機能を得
るようにしたり、或いは、特定の単機能例えば、乗算器
や除算器等のアナログ演算ユニットを使用していた。
It requires an arithmetic unit for elements such as subtraction, differentiation, integration, and phase delay, but conventionally, the arithmetic unit for obtaining these necessary elements has been a general-purpose analog operational amplifier, a resistor,
They have been configured by adding elements such as capacitors to obtain the desired function, or have used specific single functions, such as analog arithmetic units such as multipliers and dividers.

[発明が解決しようとする問題点1 題点があった。すなわち、第1には種々の機能の演算ユ
ニットを準備する必要があり、手間及びコストがかかる
ことである。また第2には市販されていない機能のアナ
ログ演算ユニットが必要な場合には新たに設計製作する
必要があり、専門的知識と開発時間を要する他、手間が
かかり、コスト高になると云った点である。
[Problem to be solved by the invention 1 There was a problem. That is, firstly, it is necessary to prepare arithmetic units for various functions, which is time consuming and costly. Secondly, if an analog processing unit with functions that are not commercially available is required, it is necessary to design and manufacture a new one, which requires specialized knowledge and development time, is time consuming, and increases costs. It is.

そこでこの発明は、容易に目的の機能を得ることができ
、しかも、汎用性のある演算ユニットを得ることを目的
とする。
Therefore, an object of the present invention is to obtain an arithmetic unit that can easily obtain a desired function and is also versatile.

[問題点を解決するための手段] を記の目的を達成するため本発明は、入力されたアナロ
グ信号をデジタル信号に変換するA/D変換器と、複数
の演算プログラムが記憶された記憶装置と、同記憶装置
のプログラムを選択して上記デジタル信号を演算処理す
る手段と、上記記憶装置の出力デジタル信号をアナログ
信号に変換する[)/A変換器とより構成する。
[Means for Solving the Problems] In order to achieve the object described below, the present invention provides an A/D converter that converts an input analog signal into a digital signal, and a storage device that stores a plurality of calculation programs. , means for selecting a program in the storage device and arithmetic processing of the digital signal, and a [ )/A converter for converting the output digital signal of the storage device into an analog signal.

[作  用] このような構成の本発明装置は、演算ユニット をコン
ピユータ化したものである。そして、記憶装置には各種
演算内容がプログラムしである。アナログ信号をデジタ
ル・データ化して演算処理手段に与え、且つ、演算プロ
グラムを指定すると演算処理手段は記憶装置に記憶され
ている**プログラムのうち、当該指定された演算プロ
グラムを選択して実行し、その演算結果をD/A変換器
によりアナログ信号化して出力する。
[Function] The device of the present invention having such a configuration is a computerized arithmetic unit. Various calculation contents are programmed into the storage device. When the analog signal is converted into digital data and given to the arithmetic processing means, and an arithmetic program is specified, the arithmetic processing means selects and executes the specified arithmetic program from among the programs stored in the storage device. , the calculation result is converted into an analog signal by a D/A converter and output.

[発明の効果] このようにコンピユータ化して、各種の演算機能をプロ
グラムで持たせるようにし、必要な演算プログラムを選
択して実行させ、結果をアナログ化して出力させるよう
にしたことで、多種の演算機能をまとめて持たせること
が出来、所望とする機能を有する演算を簡単に実現する
ことが出来、従って、汎用性が高いとともに各種演算内
容はプログラム化しであるので安価に多種の演算機能を
持たせることが出来るようになる。従って、従来のよう
に種々の機能の演算ユニットを準備する必要が無くなり
、また、目的の機能を得るハードウェアを時間をかけて
わざわざ設計製作する等の必要もなくなり、手間とコス
ト^を解消できる等の利点が得られる。
[Effects of the invention] By making the computer into a computer in this way, allowing various calculation functions to be provided by programs, selecting and executing the necessary calculation programs, and outputting the results in analog form, a wide variety of It is possible to have arithmetic functions all at once, and it is possible to easily realize calculations with the desired functions.Therefore, it is highly versatile, and since various calculation contents can be programmed, it is possible to implement various calculation functions at low cost. You will be able to hold it. Therefore, it is no longer necessary to prepare arithmetic units for various functions as in the past, and there is also no need to take the time to design and manufacture hardware to obtain the desired functions, which can eliminate labor and costs. Benefits such as:

[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本装置の要部構成を示すブロック図である。図
中1は演算ユニット回路基板であり、この演算ユニット
回路基板1は信号切換器11、A/D(アナログ/デジ
タル)変換器12、D/A (デジタル/アナログ)変
換器13、インターフェース・ロジック14、CPU 
(中央処理装置;例えば、マイクロ・コンピュータ)1
5、ROM(リード・オンリー・メモリ)16、RAM
 (ランダム・アクセス・メモリ)17、データ・バス
18よりなる。
FIG. 1 is a block diagram showing the main structure of this device. In the figure, 1 is a calculation unit circuit board, and this calculation unit circuit board 1 includes a signal switch 11, an A/D (analog/digital) converter 12, a D/A (digital/analog) converter 13, and an interface logic. 14.CPU
(Central processing unit; e.g. microcomputer) 1
5. ROM (Read Only Memory) 16. RAM
(random access memory) 17 and a data bus 18.

上記信号切換器11は複数の入力端子を持ち、これらの
入力端子にはそれぞれ別系統のアナログ入力信号(入力
データ)Sl、〜Snが入力される。
The signal switching device 11 has a plurality of input terminals, and analog input signals (input data) Sl, -Sn of different systems are input to these input terminals, respectively.

そして、c p u isの制御のもとにこれらの入力
端子の一つを選択してその端子からのアナログ入力信号
を通す。上記A/D変換器12はこの信号切換器11を
介して得られるアナログ入力信号をデジタル信号に変換
するものである。このA/D変換器12の変換デジタル
信号出力はインターフェース・ロジック14を介してデ
ータ・バス18に入力される構成となっている。また、
ROM16にはCP U 15に実行させるべきプログ
ラム等が格納されており、また、RAM17はROM1
6内プログラムをCP Li2Sが実行するにあたって
のワーキング・エリアやデータ格納エリア、バッファ・
エリア等として用いられる。データ・バス18はこれら
CP U 15゜ROM16.RAM17を繋ぐバス・
ラインであり、このデータ・バス18を介してこれらC
P U 15゜ROM16.RAM17はデータの授受
を行う。このデータ・バス18はインターフェース・ロ
ジック14を介して外部と接続され、外部とデータ授受
を行うことが出来る。D/A変換器13はインターフェ
ース・ロジック14を介してデータ・バス18と接続さ
れ、CP U 15の出力する数値データあるいはCP
 U 15の制御のもとにROM16或いはRA M 
17より読み出される記憶データをアナログ信号に変換
してアナログ出力信号311として出力する。
Then, one of these input terminals is selected under the control of c p u is and the analog input signal from that terminal is passed. The A/D converter 12 converts the analog input signal obtained through the signal switch 11 into a digital signal. The converted digital signal output of this A/D converter 12 is configured to be input to a data bus 18 via an interface logic 14. Also,
The ROM 16 stores programs to be executed by the CPU 15, and the RAM 17 stores the programs to be executed by the CPU 15.
The working area, data storage area, buffer area for CP Li2S to execute the program in 6.
It is used as an area, etc. The data bus 18 connects these CPU 15° ROM 16. Bus connecting RAM17
line, and through this data bus 18 these C lines.
P U 15° ROM16. The RAM 17 exchanges data. This data bus 18 is connected to the outside via the interface logic 14, and can exchange data with the outside. The D/A converter 13 is connected to a data bus 18 via an interface logic 14, and receives numerical data output from the CPU 15 or CP
ROM16 or RAM under the control of U15
The stored data read from 17 is converted into an analog signal and output as an analog output signal 311.

321はc p u +sに演算実行開始を指令するた
めのスタート制御信号であり、また、322はCP U
 15が作業終了時に発生する制御完了信号を示してい
る。また、331はCP U 15に対する演算機能の
指定をするための演算機能選択信号を示している。
321 is a start control signal for instructing c p u +s to start calculation execution, and 322 is a start control signal for instructing CPU
Reference numeral 15 indicates a control completion signal generated at the end of the work. Further, 331 indicates an arithmetic function selection signal for specifying an arithmetic function for the CPU 15.

また、21は演算機能選択スイッチであり、CPU15
に対する演算機能の指定をするためのハードウェア・ス
イッチである。上記インターフェース・ロジック14は
データ・バス18と外部との間でのこれらの各信号S2
1.822. S31ヤ[I機能選択スイッチ21のス
イッチ状態情報の授受を行う役割をも果たしている。ま
た、上記CPU15は上記演算ユニット回路基板1を構
成する各素子11.〜17の制御を司る。上記ROM1
6には例えば、加算、減算1乗算、除算、微分、積分、
−次遅れ等の各種演算プログラムやこれら各種演算プロ
グラム選択用のプログラム、データ入出力制御プログラ
ム等必要な各種プログラムが格納されており、CPU1
5は持ち状態の時、データ入出力制御プログラムを実行
してインターフェース・ロジック14を介して上記スタ
ート制御信号321の入力を待ち、このスタート制御信
号821の入力があると各種演算プログラム選択用のプ
ログラムを実行して、上記演算機能選択スイッチ21の
設定内容や演算機能選択信号831の入力をもとにこれ
らにより指定される演算機能のプログラムを選択し、同
時にA/D変換器12からデータを取込んでこのデータ
について上記選択した演算機能プログラムを実行して結
果を求め、これをD/A変換器13に出力するとともに
制御完了信号S21を出力し、待ち状態になると云った
動作を行っている。
Further, 21 is an arithmetic function selection switch, and the CPU 15
This is a hardware switch for specifying arithmetic functions. The interface logic 14 connects each of these signals S2 between the data bus 18 and the outside world.
1.822. S31 also plays the role of exchanging switch status information of the function selection switch 21. Further, the CPU 15 is connected to each element 11. which constitutes the arithmetic unit circuit board 1. ~17 controls. Above ROM1
For example, 6 includes addition, subtraction, 1 multiplication, division, differentiation, integration,
- Various necessary programs such as various calculation programs such as next delay, programs for selecting these various calculation programs, data input/output control programs, etc. are stored, and the CPU 1
5 executes the data input/output control program and waits for the input of the start control signal 321 via the interface logic 14 when in the hold state, and when the start control signal 821 is input, the program for selecting various calculation programs is executed. is executed to select the program for the arithmetic function specified by the settings of the arithmetic function selection switch 21 and the input of the arithmetic function selection signal 831, and at the same time to read data from the A/D converter 12. The computer then executes the selected arithmetic function program on this data to obtain the result, outputs this to the D/A converter 13, outputs a control completion signal S21, and enters a waiting state. .

第2図は本装置の外観を示す斜視図であり、図中22は
箱型の演算ユニット・ケース、1は上述の演算ユニット
回路基板であり、演算ユニット・ケース22の内部に取
付けられている。
FIG. 2 is a perspective view showing the external appearance of this device. In the figure, 22 is a box-shaped arithmetic unit case, and 1 is the above-mentioned arithmetic unit circuit board, which is installed inside the arithmetic unit case 22. .

21は前述の演算機能選択スイッチで、演算ユニット・
ケース22の外側に取付けられている。また、23は複
数の入力端子(本例では2人力型)、24は出力端子、
25は制御信号入出力端子であり、これらも演算ユニッ
ト・ケース22の外側に取付けられている。
21 is the arithmetic function selection switch mentioned above, which selects the arithmetic unit/
It is attached to the outside of the case 22. Further, 23 is a plurality of input terminals (in this example, a two-man powered type), 24 is an output terminal,
Reference numeral 25 indicates control signal input/output terminals, which are also attached to the outside of the arithmetic unit case 22.

入力端子23は上記アナログ入力信号S1.〜3n入力
用であり、また、出力端子24は上記アナログ出力信号
821の出力用、また、制御信号入出力端子25は上記
スタート制御信号S21.制御完了信号S22.演算機
能選択信@831等の入出力用である。
The input terminal 23 receives the analog input signal S1. -3n input, the output terminal 24 is for outputting the analog output signal 821, and the control signal input/output terminal 25 is for outputting the start control signal S21. Control completion signal S22. This is for input/output of calculation function selection signal @831, etc.

次に上記構成の本装置の作用を説明する。Next, the operation of this device having the above configuration will be explained.

本装置は予め演算機能選択スイッチ21を選択して行わ
せるべき演算の指定をしておく。そして、外部〈例えば
、前段の演算ユニット)よりスタート制御信号821を
与えるとともに演算させるべきアナログ入力信号(Sl
、〜sn>を信号切換器11に与える。スタート制御信
号821を受けるとCP Ll 15はROM16内の
プログラムに従って制御を開始し、信号切換器11を選
択制御してアナログ入力信号(Sl、〜Sn)を選択抽
出させ、また、A/D変換器12を制御してこの選択抽
出したアナログ入力信号をデジタル信号に変換させる。
In this device, the calculation function selection switch 21 is selected in advance to designate the calculation to be performed. Then, a start control signal 821 is applied from the outside (for example, a calculation unit in the previous stage), and an analog input signal (Sl
, ~sn> to the signal switch 11. Upon receiving the start control signal 821, the CP Ll 15 starts control according to the program in the ROM 16, selectively controls the signal switch 11 to selectively extract analog input signals (Sl, to Sn), and also performs A/D conversion. 12 to convert the selected analog input signal into a digital signal.

そしてこのデジタル信号をインターフェース・ロジック
14、データ・バス18を介して取込み、この取込んだ
デジタル・データに対して演算機能選択スイッチ21に
より指定される演算のプログラムを実行する。CPU1
5はこの演算の結果をインターフェース・ロジック14
を介してD/A変換器13に出力し、同時にD/A変換
器13に指令を与えてD/A変換を実行させる。これに
より上記演算結果はアナログ化されて出力される。また
、この時CPU15は制御完了信号822を出力し、外
部に演算とその結果の出力を終了したことを知らせる。
Then, this digital signal is taken in via the interface logic 14 and the data bus 18, and an arithmetic program specified by the arithmetic function selection switch 21 is executed on the taken-in digital data. CPU1
5 sends the result of this operation to the interface logic 14
The signal is output to the D/A converter 13 via the D/A converter 13, and at the same time, a command is given to the D/A converter 13 to execute D/A conversion. As a result, the above calculation results are converted into analog and output. Further, at this time, the CPU 15 outputs a control completion signal 822 to inform the outside that the calculation and output of the result have been completed.

そして、CP U 15は待ち状態に入る。以上のプロ
セスが繰返さることによりアナログ入力信号 (Sl、
〜Sn)の演算結果がアナログ出力信号811として連
続して出力出来ることになる。尚、演算機能選択スイッ
チ21の代わりに演算機能選択信号S31を与えること
で演算プログラムの選択ができる。そして、この場合、
ソフトウェアによる演算内容の指定が可能となるので、
l!雑な演算を行わせることが出来るようになる。
The CPU 15 then enters a waiting state. By repeating the above process, the analog input signal (Sl,
~Sn) can be continuously output as the analog output signal 811. Note that the calculation program can be selected by applying the calculation function selection signal S31 instead of the calculation function selection switch 21. And in this case,
Since it is possible to specify the calculation contents using software,
l! It becomes possible to perform complex calculations.

このように、演算ユニットをコンピュータ化し、各種演
算内容をプログラムしておくとともにアナログ信号をデ
ジタル・データ化して与え、且つ、必要な演算内容を指
定して演算処理を実行させるようにし、演算結果はアナ
ログ信号化して出力させるようにしたので、所望とする
機能を有する演算を簡単に実施することが出来、従って
、汎用性が高いとともに各種演算内容はプログラム化し
であるので安価に多種の演算機能を持たせることが出来
るようになる。従って、従来のように種々の機能の演算
ユニットを準備する必要が無くなり、また、目的の機能
を得るハードウェアを時間をかけてわざわざ設計製作す
る等の必要もなくなり、手間とコスト高を解消できる等
の利点が得られる。
In this way, the calculation unit is computerized, various calculation contents are programmed, analog signals are converted into digital data, and the necessary calculation contents are specified and the calculation processing is executed, and the calculation results are Since it is converted into an analog signal and output, calculations with the desired functions can be easily performed.Therefore, it is highly versatile, and since various calculation contents can be programmed, it is possible to perform various calculation functions at low cost. You will be able to hold it. Therefore, it is no longer necessary to prepare arithmetic units for various functions as in the past, and there is also no need to take the time to design and manufacture hardware that achieves the desired functions, eliminating the need for labor and high costs. Benefits such as:

尚、本発明は上記し、且つ、図面に示す実施例に限定す
ることなくその要旨を変更しない範囲内で適宜変形して
実施し得るものである。
It should be noted that the present invention is not limited to the embodiments described above and shown in the drawings, and can be implemented with appropriate modifications within the scope of the gist thereof.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す要部構成ブロック図、
第2図は本装置の斜視図である。 1・・・演算ユニット回路基板、11・・・信号切換器
、12・・・A/D (アナログ/デジタル)変換器、
13・・・D/A (デジタル/アナログ)変換器、1
4・・・インターフェース・ロジック、15・・・CP
U (中央処理装置)、 16・・・ROM(リード・
オンリー・メモリ)、 17・・・RAM (ランダム
・アクセス・メモリ)、18・・・データ・バス、21
・・・演算機能選択スイッチ、22・・・演算ユニット
・ケース、23・・・入力端子、24・・・出力端子、
25・・・制御信号入出力端子、81゜〜3n・・・ア
ナログ入力信号、311・・・アナログ出力号、831
・・・演算機能選択信号。
FIG. 1 is a block diagram showing an embodiment of the present invention;
FIG. 2 is a perspective view of the device. DESCRIPTION OF SYMBOLS 1... Arithmetic unit circuit board, 11... Signal switcher, 12... A/D (analog/digital) converter,
13...D/A (digital/analog) converter, 1
4...Interface logic, 15...CP
U (central processing unit), 16...ROM (read/read)
only memory), 17...RAM (random access memory), 18...data bus, 21
... Arithmetic function selection switch, 22... Arithmetic unit case, 23... Input terminal, 24... Output terminal,
25...Control signal input/output terminal, 81°~3n...Analog input signal, 311...Analog output number, 831
...Arithmetic function selection signal.

Claims (1)

【特許請求の範囲】[Claims] 入力されたアナログ信号をデジタル信号に変換するA/
D変換器と、複数の演算プログラムが記憶された記憶装
置と、同記憶装置のプログラムを選択して上記デジタル
信号を演算処理する手段と、上記記憶装置の出力デジタ
ル信号をアナログ信号に変換するD/A変換器とを有す
るこを特徴とする演算ユニット。
A/ that converts the input analog signal into a digital signal
a D converter, a storage device storing a plurality of arithmetic programs, a means for selecting a program in the storage device and arithmetic processing the digital signal, and a D converter for converting the output digital signal of the storage device into an analog signal. /A converter.
JP60137327A 1985-06-24 1985-06-24 Arithmetic unit Pending JPS61294503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60137327A JPS61294503A (en) 1985-06-24 1985-06-24 Arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60137327A JPS61294503A (en) 1985-06-24 1985-06-24 Arithmetic unit

Publications (1)

Publication Number Publication Date
JPS61294503A true JPS61294503A (en) 1986-12-25

Family

ID=15196080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60137327A Pending JPS61294503A (en) 1985-06-24 1985-06-24 Arithmetic unit

Country Status (1)

Country Link
JP (1) JPS61294503A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265321A (en) * 1987-03-25 1988-11-01 クレツクネル−メラー・エレクトリツイテツ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Detection processing module for amount of analog input
JPH0264724A (en) * 1987-12-09 1990-03-05 Texas Instr Inc <Ti> Analog interface system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265321A (en) * 1987-03-25 1988-11-01 クレツクネル−メラー・エレクトリツイテツ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Detection processing module for amount of analog input
JPH0264724A (en) * 1987-12-09 1990-03-05 Texas Instr Inc <Ti> Analog interface system

Similar Documents

Publication Publication Date Title
US6202197B1 (en) Programmable digital signal processor integrated circuit device and method for designing custom circuits from same
JP2748503B2 (en) Digital signal processor
JPH03277021A (en) Digital signal processing processor
JPS61294503A (en) Arithmetic unit
US3610896A (en) System for computing in the hybrid domain
JPH10340340A (en) Image processor
JPH0528431B2 (en)
JPH01169669A (en) High-speed numeric value arithmetic device
EP0454050A2 (en) Integrated circuit device for processing signals
JPS6394303A (en) Arithmetic control system
JP2695930B2 (en) Intelligent I / O module
JP2696903B2 (en) Numerical calculator
JPS625405A (en) Simulator
JPS63318669A (en) Processor for processing digital signal
JPH0751610Y2 (en) Programmable controller with override function
JPS608943A (en) Multi-branch controlling system
JPS61296473A (en) Arithmetic circuit for matrix
JPS63311403A (en) Processing system for input/output signal of pc
JPH04365170A (en) Digital signal processing semiconductor integrated circuit
JPS63219004A (en) Analog processing system for sequence controller
JPS5533234A (en) Program reconfiguration system of sequential controller
JPH01297728A (en) Microprogram start address generating system
JPH02136982A (en) Method and device for arithmetic network constitution
JPH064107A (en) System identifying device
JPS6149276A (en) Picture editing device